

دانشگاه صنعتي اميرکبير

(پلي­تکنيک تهران)

دانشکده مهندسی کامپیوتر

پایان­نامه کارشناسی

عنوان پروژه

**پياده‌سازي دو روش ارتباطي میان FPGAها و مقايسه نتايج آنها با يکديگر با استفاده از** **شبکه‌های عصبی پیچشی (CNN)**

نگارنده  
امیر بهنام

استاد راهنما

دکتر حمید­رضا زرندی

**شهریور 1403**



**صفحه فرم ارزيابي و تصويب پايان نامه- فرم تأييد اعضاء كميته دفاع**

در اين صفحه فرم دفاع يا تاييد و تصويب پايان نامه موسوم به فرم كميته دفاع- موجود در پرونده آموزشي- را قرار دهید.

**نكات مهم‌:**

* نگارش پايان نامه/رساله بايد به زبان فارسي و بر اساس آخرين نسخه دستورالعمل و راهنماي تدوين پايان‌نامه‌هاي دانشگاه صنعتي اميركبير باشد.(دستورالعمل و راهنماي حاضر)
* رنگ جلد پايان نامه/رساله چاپي كارشناسي، كارشناسي ارشد و دكترا بايد به ترتيب مشكي، طوسي و سفيد رنگ باشد.
* چاپ و صحافي پايان نامه/رساله بصورت پشت و رو(دورو) بلامانع است و انجام آن توصيه مي‌شود.

|  |  |  |
| --- | --- | --- |
|  | **به نام خدا** |  |
| **تعهدنامه اصالت اثر** | **تاريخ: 15/04/1403** |
|  |

اینجانب امیر بهنام متعهد مي‌شوم كه مطالب مندرج در اين پايان‌نامه حاصل كار پژوهشي اينجانب تحت نظارت و راهنمايي اساتيد دانشگاه صنعتي اميركبير بوده و به دستاوردهاي ديگران كه در اين پژوهش از آنها استفاده شده است مطابق مقررات و روال متعارف ارجاع و در فهرست منابع و مآخذ ذكر گرديده است. اين پایان نامه قبلاً براي احراز هيچ مدرك هم‌سطح يا بالاتر ارائه نگردیده است.

در صورت اثبات تخلف در هر زمان، مدرك تحصيلي صادر شده توسط دانشگاه از درجه اعتبار ساقط بوده و دانشگاه حق پيگيري قانوني خواهد داشت.

كليه نتايج و حقوق حاصل از اين پایان‌نامه متعلق به دانشگاه صنعتي اميركبير مي‌باشد. هرگونه استفاده از نتايج علمي و عملي، واگذاري اطلاعات به ديگران يا چاپ و تكثير، نسخه‌برداري، ترجمه و اقتباس از اين پایان نامه بدون موافقت كتبي دانشگاه صنعتي اميركبير ممنوع است. نقل مطالب با ذكر مآخذ بلامانع است.

امیر بهنام

امضا

تقدیم به

آنکه جز به فضلش امیدی نیست...

سپاس‌گزاری

**بدینوسیله بر خود فرض می‌دانم از زحمات استاد گرانقدر جناب آقای دکتر حمید‌رضا زرندی صمیمانه تشکر کنم. بدون تردید انجام این تحقیق و تهیه این گزارش بدون حمایت‌های دلسوزانه و راهنمایی‌های ارزشمند ایشان ممکن نبود. از استاد گرانمایه، جناب آقای دکتر مرتضی صاحب‌الزمانی که زحمت داوری این پایان‌نامه را برعهده داشتند نهایت تشکر را دارم.**

**امیر بهنام**

**شهرویر 1403**

**چکیده**

در سال‌های اخیر، شبکه‌های عصبی پیچشی[[1]](#footnote-1) به عنوان یکی از ابزارهای قدرتمند و مؤثر در حوزه‌های مختلف یادگیری عمیق[[2]](#footnote-2) معرفی شده‌اند. این شبکه‌ها با بهره‌گیری از ساختارهای لایه‌ای پیچیده و انعطاف‌پذیر خود، توانسته‌اند در مسائلی مانند تشخیص تصویر[[3]](#footnote-3)، تحلیل داده‌های پزشکی، پردازش زبان طبیعی[[4]](#footnote-4)، و حتی تشخیص خودکار الگوها در داده‌های بزرگ، نتایج بسیار دقیق و مؤثری را ارائه دهند. توسعه روزافزون کاربردهای این شبکه‌ها، نیاز به پردازش‌های بسیار سریع و کارآمد را افزایش داده است. از این رو، استفاده از برد [[5]](#footnote-5)FPGA‌ به عنوان یک پلتفرم مناسب برای پیاده‌سازی آنها، به دلیل قابلیت‌های بالای موازی‌سازی و کارایی انرژی، به شدت مورد توجه قرار گرفته است. در این پروژه، دو روش ارتباطی میان FPGAها با استفاده از شبکه‎های عصبی پیچشی پیاده‌سازی و مورد بررسی قرار گرفته است. در پیاده‌سازی ارتباط، از دو صورت باسیم و بی‌سیم استفاده شده است و از پروتکل [[6]](#footnote-6)UART بهره گرفته شده است. نتایج به دست آمده نشان می‌دهد که روش ارتباط سیمی به طور قابل توجهی عملکرد بهتری نسبت به روش بی‌سیم داشته است. این یافته‌ها بر اهمیت انتخاب روش ارتباطی مناسب در افزایش کارایی و سرعت شبکه‌های عصبی پیچشی تأکید دارد و می‌تواند راهگشای توسعه کاربردهای بهینه در حوزه‌های مختلف باشد.

**واژه‌های کلیدی:**

شبکه‌های عصبی پیچشی، یادگیری عمیق، روش‌های ارتباطی، FPGA، پروتکل UART

**فهرست مطالب**

[**فصل اول: مقدمه** 1](#_Toc175976572)

[1-1-شرح مسئله 2](#_Toc175976573)

[2-1-ضرورت و اهداف پروژه 2](#_Toc175976574)

[3-1- ساختار گزارش 3](#_Toc175976575)

[**فصل دوم: مفاهیم اولیه** 4](#_Toc175976576)

[1-2- معرفی شبکه عصبی 5](#_Toc175976577)

[2-2- شبکه عصبی پیچشی 6](#_Toc175976578)

[1-2-2- لایه‌ی پیچشی 7](#_Toc175976579)

[1-1-2-2- گام 8](#_Toc175976580)

[2-1-2-2- حاشیه‌گذاری 8](#_Toc175976581)

[3-1-2-2- تابع فعال‌سازی 9](#_Toc175976582)

[2-2-2- لایه‌ی ادغام 10](#_Toc175976583)

[3-2-2- عملیات تسطیح 11](#_Toc175976584)

[4-2-2- لایه‌ی کاملاً متصل 12](#_Toc175976585)

[3-2- پروتکل UART 13](#_Toc175976586)

[4-2- محیط انجام آزمایش و بردها 14](#_Toc175976587)

[5-2- ابزارها 17](#_Toc175976588)

[6-2- خلاصه 20](#_Toc175976589)

[**فصل سوم: طراحی و پیاده‌سازی** 21](#_Toc175976590)

[1-3- معماری کلی سیستم 22](#_Toc175976591)

[2-3- مدل معماری پیاده‌سازی شده برای شبکه عصبی پیچشی 23](#_Toc175976592)

[1-2-3- ماژول لایه‌ی پیچشی 23](#_Toc175976593)

[2-2-3- ماژول لایه‌ی ادغام 25](#_Toc175976594)

[3-2-3- ماژول عملیات تسطیح 26](#_Toc175976595)

[4-2-3- ماژول لایه‌ی کاملاً متصل 27](#_Toc175976596)

[3-3- مدل معماری پیاده‌سازی شده برای پروتکل UART 29](#_Toc175976597)

[1-3-3- ماژول منطق تولید کلاک 31](#_Toc175976598)

[2-3-3- ماژول فرستنده 32](#_Toc175976599)

[3-3-3- ماژول دریافت‌کننده 34](#_Toc175976600)

[4-3- پیاده‌سازی ارتباط میان دو ماژول ESP32 36](#_Toc175976601)

[5-3- پیاده‌سازی سیستم 37](#_Toc175976602)

[1-5-3 پیاده‌سازی سیستم برای حالت با‌سیم 37](#_Toc175976603)

[2-5-3 پیاده‌سازی سیستم برای حالت بی‌سیم 40](#_Toc175976604)

[6-3- خلاصه 40](#_Toc175976605)

[**فصل چهارم : نتایج پیاده‌سازی** 41](#_Toc175976606)

[1-4- تصاویر پیاده‌سازی و نتایج سخت‌افزاری پژوهش 42](#_Toc175976607)

[2-4- مقایسه دو حالت پروژه 44](#_Toc175976608)

[3-4- خلاصه 45](#_Toc175976609)

[**فصل پنجم: نتیجه‌گیری و پیشنهادها** 46](#_Toc175976610)

[1-5- جمع‌بندی و نتیجه‌گیری 47](#_Toc175976611)

[2-5- پیشنهادات 47](#_Toc175976612)

[**منابع و مراجع** 49](#_Toc175976613)

**فهرست اشکال**

[شکل 2-1 معماری شبکه عصبی] *2*[ 5](#_Toc175860164)

[شکل 2-2 معماری شبکه عصبی پیچشی] *4*[ 6](#_Toc175860165)

[شکل 2-3 عملایت لایه پیچشی] *6*[ 7](#_Toc175860166)

[شکل 2-4 حاشیه‌گذاری ] *8*[ 9](#_Toc175860167)

[شکل 2-5 انواع توابع فعال‌سازی] *9*[ 10](#_Toc175860168)

[شکل 2-6 ادغام میانگین] *10*[ 10](#_Toc175860169)

[شکل 2-7 ادغام حداکثر] *11*[ 11](#_Toc175860170)

[شکل 2-8 عملیات تسطیح] *6*[ 11](#_Toc175860171)

[شکل 2-9 عملیات لایه کاملاً متصل] *12*[ 12](#_Toc175860172)

[شکل 2-10 ساختار داده‌ی ارسالی UART ]*13*[ 13](#_Toc175860173)

[شکل 2-11 نحوه‌ی تعامل میان فرستنده و دریافت کننده در UART ]*15*[ 14](#_Toc175860174)

[شکل 2-12 برد Spartan3 AVA3S400 15](#_Toc175860175)

[شکل 2-13 ماژول ESP32-WROOM-32 17](#_Toc175860176)

[شکل 3-1 نمای کلی سیستم برای حالت با‌سیم 22](#_Toc175860177)

[شکل 3-2 نمای کلی سیستم برای حالت بی‌سیم 22](#_Toc175860178)

[شکل 3-3 نمای کلی مدل پیاده‌سازی شده برای شبکه عصبی پیچشی 23](#_Toc175860179)

[شکل 3-4 ماژول لایه‌ی پیچشی 24](#_Toc175860180)

[شکل 3-5 ماژول لایه‌ی ادغام 25](#_Toc175860181)

[شکل 3-6 ماژول عملیات تسطیح 27](#_Toc175860182)

[شکل 3-7 ماژول لایه‌ی کاملاً متصل 28](#_Toc175860183)

[شکل 3-8 ماژول UART 30](#_Toc175860184)

[شکل 3-9 ماژول منطق تولید کلاک 31](#_Toc175860185)

[شکل 3-10 ماژول فرستنده 32](#_Toc175860186)

[شکل 3-11 ماشین حالت ماژول انتقال 33](#_Toc175860188)

[شکل 3-12 ماژول دریافت‌کننده 34](#_Toc175860189)

[شکل 3-13 ماشین حالت ماژول گیرنده 35](#_Toc175860190)

[شکل 3-14 نمودار بلوکی تعامل میان دو ESP32 36](#_Toc175860191)

[شکل 3-15 ساختار برقراری ارتباط میان دو ماژول ESP32 37](#_Toc175860192)

[*شکل 3-16*  معماری دقیق سیستم برای حالت با‌سیم 38](#_Toc175860193)

[*شکل 3-17*  معماری دقیق سیستم برای حالت با‌سیم 40](#_Toc175860194)

[*شکل 4-1*  نمونه محاسبات استفاده شده در پیاده‌سازی سخت‌افزاری پروژه 42](#_Toc175860195)

[*شکل 4-2*  پیاده‌سازی سخت‌افزاری حالت با‌سیم پروژه 43](#_Toc175860196)

[*شکل 4-3*  پیاده‌سازی سخت افزاری حالت بی‌سیم پروژه 43](#_Toc175860197)

**فهرست جداول**

[*جدول 2-1 ویژگی‌های برد* Spartan3 AVA3S400 15](#_Toc175957894)

[*جدول 3-1 توضیحات سیگنال‌های ماژول لایه‌ی پیچشی* 24](#_Toc175957895)

[*جدول 3-2 توضیحات سیگنال‌های ماژول لایه‌ی ادغام* 25](#_Toc175957896)

[*جدول 3-3 توضیحات سیگنال‌های ماژول عملایت تسطیح* 27](#_Toc175957897)

[*جدول 3-4 توضیحات سیگنال‌های ماژول لایه‌ی کاملاً متصل* 28](#_Toc175957898)

[*جدول 3-5 توضیحات سیگنال‌های ماژول* UART 31](#_Toc175957899)

[*جدول 3-6 توضیحات سیگنال‌های ماژول منطق تولید کلاک* 32](#_Toc175957900)

[*جدول 3-7 توضیحات سیگنال‌های ماژول فرستنده* 33](#_Toc175957901)

[*جدول 3-8 توضیحات سیگنال‌های ماژول دریافت‌کننده* 35](#_Toc175957902)

[*جدول 3-9 توضیحات سیگنال‌های* FPGA *اول* 39](#_Toc175957903)

[*جدول 3-10 توضیحات سیگنال‌های* FPGA *دوم* 39](#_Toc175957904)

[*جدول 4-1 مقایسه ویژگی‌های دو حالت پیاده‌سازی شده* 45](#_Toc175957905)

# **فصل اول: مقدمه**

در این بخش، مقدمه پایان‌نامه ارائه می‌گردد. ابتدا مسأله شرح داده می‌شود؛ سپس ضرورت، اهداف، و انگیزه پروژه ذکر می‌شود. در انتها، ساختار گزارش و سرفصل‌های آینده توضیح داده می‌شود.

## **1-1-شرح مسئله**

در دنیای امروز، با توسعه روزافزون فناوری و نیاز به پردازش سریعتر و کارآمدتر داده‌ها، استفاده از مدارهای مجتمع دیجیتال مانند FPGA بسیار گسترش یافته است. FPGA‌ها به دلیل انعطاف‌پذیری بالا و قابلیت پیکربندی مجدد در بسیاری از برنامه‌های کاربردی مانند پردازش تصویر[[7]](#footnote-7)، یادگیری ماشین[[8]](#footnote-8)، شبکه‌های عصبی مصنوعی[[9]](#footnote-9) و سیستم‌های تعبیه‌شده[[10]](#footnote-10) استفاده می‌شوند. با این حال، برای استفاده بهینه از قدرت پردازش FPGA‌ها، اتصال و ارتباط بین چندین FPGA ضروری است.

یکی از مسائل مهم در این زمینه نوع و نحوه اتصال دو FPGA است که می‌تواند تاثیر بسزایی در عملکرد سیستم داشته باشد. انواع مختلفی از اتصال را می‌توان بین FPGA استفاده کرد و انتخاب نوع اتصال مناسب می‌تواند مستقیماً بر عملکرد سیستم تأثیر بگذارد.

در این پایان‌نامه، به پیاده‌سازی دو نوع مختلف اتصال بین دو FPGA با استفاده از شبکه عصبی پیچشی می‌پردازیم. برای این منظور، دو نوع اتصال متفاوت را با استفاده از یک شبکه عصبی پیچشی بین ‌FPGAها پیاده‌سازی کرده و عملکرد آنها را ارزیابی می‌کنیم. نتایج این مطالعه می‌تواند در انتخاب نوع اتصال مناسب برای کاربردهای مشابه مؤثر باشد و به بهبود کارایی سیستم‌های مبتنی بر FPGA کمک کند.

## **2-1-ضرورت و اهداف پروژه**

با توجه به اهمیت بالای ‌FPGAها در پیاده‌سازی شبکه‌های عصبی پیچشی و نقش حیاتی ارتباطات بین آنها در عملکرد نهایی سیستم، ضرورت این پروژه روشن می‌شود. این تحقیق با هدف بررسی اثرات دو نوع مختلف اتصال بر توانمندی‌های FPGAها و تحلیل عملکرد این اتصالات از زوایای مختلف انجام می‌شود. ارزیابی دقیق نحوه تأثیر این اتصالات بر سرعت پردازش و سایر جنبه‌های کلیدی عملکرد سیستم که برای کاربردهای بلادرنگ ضروری است، بخش مهمی از این پروژه را تشکیل می‌دهد. انتظار می‌رود نتایج این تحقیق به ارتقاء قابلیت‌های سیستم‌های مبتنی بر FPGA و تسهیل یکپارچه‌سازی آنها با فناوری‌های موجود کمک شایانی کند. همچنین، این یافته‌ها می‌تواند مسیر را برای بهبود طراحی‌های آینده هموار سازد، به‌ویژه در حوزه‌هایی که نیاز به پردازش سریع‌تر و کارآمدتر است. علاوه بر این، نتایج این پژوهش می‌تواند به شناخت بهتر از ویژگی‌ها و محدودیت‌های هر نوع اتصال منجر شود و در نهایت به توسعه سیستم‌های هوشمندتر و انعطاف‌پذیرتر برای کاربردهای پیچیده و پیشرفته منتهی گردد.


## **3-1- ساختار گزارش**

در فصل ابتدایی این گزارش، مقدمه‌ای بر مسئله مورد نظر این پروژه ارائه شد. در فصل دوم، به مفاهیم اولیه نظری از جمله معماری شبکه عصبی پیچشی، پروتکل ارتباطیUART، و ابزارها و بردها پرداخته می‌شود. فصل سوم به پیاده‌سازی ساختار ماژول‌ها و نحوه تعامل و اتصال بین اجزای پروژه اختصاص دارد و توضیحات مربوط به آن ارائه می‌گردد. در فصل چهارم، نتایج پیاده‌سازی هر دو حالت به‌تفصیل بیان شده و مقایسه آنها ارائه می‌شود. در فصل پنجم، که فصل انتهایی است، نتایج حاصل از این پروژه تحلیل شده و با ارائه پیشنهادهایی برای آینده، پایان‌نامه جمع‌بندی می‌شود.

# **فصل دوم: مفاهیم اولیه**

## **1-2- معرفی شبکه عصبی**

شبکه عصبی یک مدل محاسباتی است که از روشی که شبکه‌های عصبی بیولوژیکی در مغز انسان اطلاعات را پردازش می‌کنند، الهام گرفته شده است. توسعه شبکه‌های عصبی به اوایل قرن بیستم باز می‌گردد. مدل‌های شبکه‌های عصبی مصنوعی بر اساس عملکرد نورون‌ها[[11]](#footnote-11) از شبکه‌های عصبی بیولوژیکی الهام گرفته شده‌اند. این شبکه‌ها از لایه‌های به هم پیوسته‌ای از گره‌ها یا نورون‌ها تشکیل شده‌اند که هر یک عملکرد ریاضی خاصی را انجام می‌دهند. ساختار اصلی یک شبکه عصبی شامل یک لایه ورودی[[12]](#footnote-12)، یک یا چند لایه پنهان[[13]](#footnote-13) و یک لایه خروجی[[14]](#footnote-14) است. هر نورون تعدادی سیگنال ورودی از نورون‌های دیگر دریافت می‌کند، این ورودی‌ها را در وزن‌ها ضرب می‌کند تا تعاملات سیناپسی را شبیه‌سازی کند، ورودی‌های وزنی را جمع کرده و آنها را با مقدار بایاس[[15]](#footnote-15) (معمولاً یک) ترکیب می‌کند. این نتیجه سپس به یک تابع فعال‌سازی غیر‌خطی[[16]](#footnote-16) وارد می‌شود که سیگنال خروجی نورون را تولید می‌کند. شبکه با تنظیم وزن این اتصالات از طریق فرآیندی به نام آموزش[[17]](#footnote-17)، که معمولاً با استفاده از روش پس‌انتشار[[18]](#footnote-18) انجام می‌شود، یاد می‌گیرد] 1[. در طول آموزش، شبکه در معرض یک مجموعه داده بزرگ قرار می‌گیرد و وزن‌ها به منظور به حداقل رساندن تفاوت بین خروجی‌های پیش‌بینی شده و واقعی تنظیم می‌شوند. در شکل 2-1] 2[ نمای کلی از شبکه عصبی مشاهده می‌شود.




*شکل 2-1 معماری شبکه عصبی*] *2*[

شبکه‌های عصبی ابزارهای قدرتمندی برای طیف گسترده‌ای از کاربردها، از جمله تشخیص تصویر و گفتار، پردازش زبان طبیعی و سیستم‌های مستقل هستند. توانایی آنها در یادگیری و تعمیم از مجموعه داده‌های بزرگ، آنها را به ویژه برای کارهای پیچیده‌ای که برنامه‌ریزی صریح آنها دشوار است، موثر می‌کند. یادگیری عمیق، زیرمجموعه‌ای از یادگیری ماشینی که شامل شبکه‌های عصبی با لایه‌های پنهان بسیار است، به پیشرفت‌های قابل توجهی در هوش مصنوعی منجر شده است. این شبکه‌های عصبی عمیق می‌توانند به‌طور خودکار ویژگی‌های سلسله‌مراتبی را از داده‌های خام استخراج کنند و امکان ایجاد مدل‌هایی را فراهم کنند که عملکرد پیشرفته‌ای در حوزه‌های مختلف به دست آورند] 3[. همانطور که تحقیقات در زمینه شبکه‌های عصبی به تکامل خود ادامه می‌دهد، انتظار می‌رود که این شبکه‌ها نقش حیاتی فزاینده‌ای در پیشرفت فناوری و حل مشکلات دنیای واقعی ایفا کنند.

## **2-2- شبکه عصبی پیچشی**

شبکه‌های عصبی پیچشی نوعی شبکه عصبی مصنوعی تخصصی هستند که عمدتاً برای پردازش داده‌های شبکه‌ای ساختاریافته، مانند تصاویر، طراحی شده‌اند. این شبکه‌ها در وظایفی مانند طبقه‌بندی تصاویر، تشخیص اشیاء و تقسیم‌بندی بسیار مؤثر هستند. آنها از چندین لایه تشکیل شده‌اند که شامل لایه‌های پیچشی[[19]](#footnote-19)، لایه‌های ادغام[[20]](#footnote-20) و لایه‌های کاملاً متصل[[21]](#footnote-21) می‌شوند. لایه‌های پیچشی فیلترهایی را به داده‌های ورودی اعمال می‌کنند تا ویژگی‌ها را استخراج کنند، در حالی که لایه‌های ادغام ابعاد داده‌ها را کاهش داده و شبکه را کارآمدتر و کمتر مستعد بیش‌برازش[[22]](#footnote-22) می‌کنند. این ساختار سلسله‌مراتبی به شبکه اجازه می‌دهد تا الگوها را در سطوح مختلف انتزاع، از لبه‌های ساده تا اشیاء پیچیده، یاد بگیرد و تشخیص دهد] 3[. در شکل 2-2] 4[ ساختار شبکه عصبی پیچشی مشاهده می‌شود.




*شکل 2-2 معماری شبکه عصبی پیچشی*] *4*[

یکی از مزایای کلیدی شبکه‌های عصبی پیچشی، توانایی آنها در یادگیری خودکار سلسله‌مراتب فضایی ویژگی‌ها از تصاویر ورودی است که آنها را برای وظایف بینایی کامپیوتری بسیار مؤثر می‌سازد. این شبکه‌ها از سیستم بینایی انسان الهام گرفته‌اند، جایی که نورون‌ها در قشر بینایی به مناطق خاصی از میدان دید پاسخ می‌دهند. این اتصال محلی در شبکه‌های عصبی پیچشی نیز منعکس شده است، به طوری که هر نورون به یک منطقه کوچک از داده‌های ورودی متصل است. علاوه بر این، این شبکه‌ها نسبت به ترجمه مقاوم هستند، به این معنا که می‌توانند اشیاء را بدون توجه به موقعیت آنها در تصویر تشخیص دهند. این ویژگی، همراه با توانایی آنها در پردازش حجم زیادی از داده‌ها، آنها را به ابزاری قدرتمند در کاربردهای مختلف، از جمله تحلیل تصاویر پزشکی، رانندگی خودکار و تشخیص چهره تبدیل کرده است.

### **1-2-2- لایه‌ی پیچشی**

لایه پیچشی در شبکه عصبی پیچشی برای یادگیری خودکار و تطبیقی سلسله‌مراتب فضایی ویژگی‌ها از تصاویر ورودی طراحی شده است. عملیات اصلی در یک لایه پیچشی، عملیات پیچش است، که در آن یک ماتریس کوچک به نام فیلتر[[23]](#footnote-23) روی تصویر ورودی حرکت داده می‌شود و حاصل ضرب نقطه‌ای بین عناصر فیلتر بخش‌های متناظر در تصویر ورودی محاسبه می‌شود. این فرآیند منجر به تولید یک نقشه ویژگی[[24]](#footnote-24) می‌شود که نشان‌دهنده حضور ویژگی‌های آموخته‌شده (مانند لبه‌ها، بافت‌ها یا الگوهای پیچیده‌تر) در نقاط مختلف تصویر ورودی است] 5[. در شکل 2-3] 6[ نمای کلی از محاسبات این لایه مشاهده می‌شود.



*شکل 2-3 عملایت لایه پیچشی*] *6*[

لایه‌های پیچشی معمولاً از فیلتر‌های متعدد برای یادگیری ویژگی‌های مختلف استفاده می‌کنند و نقشه‌های ویژگی متعددی را تولید می‌کنند. سپس این نقشه‌ها از طریق توابع فعال‌سازی برای معرفی غیرخطی بودن عبور داده می‌شوند. گنجاندن بایاس به مدل کمک می‌کند تا الگوهای زیربنایی را بهتر تقریب بزند، با اجازه دادن به فعال‌سازی‌ها برای جابجایی، که در نتیجه، توانایی مدل برای یادگیری از داده‌ها را بهبود می‌بخشد. این ترکیب از عملیات پیچش، افزودن بایاس، و استفاده از تابع فعال‌سازی، مکانیسم اصلی را تشکیل می‌دهد که شبکه عصبی پیچشی از طریق آن ویژگی‌های سلسله‌مراتبی را از تصاویر شناسایی و یاد می‌گیرد، که این فرآیند برای

کارهایی مانند طبقه‌بندی تصویر، تشخیص اشیا، و تقسیم‌بندی حیاتی است] 5[.


لایه پیچشی اولین لایه‌ای است که می‌تواند ویژگی‌ها را از تصاویر استخراج کند. عملیات پیچش به ما اجازه می‌دهد تا رابطه بین قسمت‌های مختلف یک تصویر را حفظ کنیم، زیرا پیکسل‌ها به پیکسل‌های مجاور و نزدیک وابسته هستند. به عنوان مثال، استفاده از فیلتری کوچک با گام[[25]](#footnote-25) منظم بر روی یک تصویر منجر به تولید تصویری با ابعاد کوچکتر خواهد شد. این عملیات باعث کاهش اندازه تصویر می‌شود بدون اینکه روابط فضایی بین پیکسل‌ها از بین برود] 7[.

#### **1-1-2-2- گام**

گام در شبکه‌های عصبی پیچشی به اندازه حرکت فیلتر پیچش در تصویر ورودی اشاره دارد. هنگامی که گام برابر با یک است، فیلتر هر بار یک پیکسل حرکت می‌کند و در نتیجه یک نقشه ویژگی با ابعاد مشابه با ورودی اصلی ایجاد می‌شود. گام‌های بزرگ‌تر، مانند دو یا بیشتر، باعث می‌شود که فیلتر چند پیکسل را به‌صورت یکجا طی کند و نقشه ویژگی خروجی کوچک‌تری به دست آید. گام میزان پایین ‌نمونه‌سازی را کنترل می‌کند و بر وضوح و کارایی محاسباتی شبکه تأثیر می‌گذارد. با تنظیم گام، شبکه عصبی پیچشی می‌تواند بین حفظ جزئیات مکانی دقیق و کاهش بار محاسباتی و ابعاد داده‌ها تعادل برقرار کند] 3[.

#### **2-1-2-2- حاشیه‌گذاری**


حاشیه‌گذاری در شبکه‌های عصبی پیچشی به تکنیک اضافه کردن پیکسل‌های اضافی (معمولاً صفر) در اطراف مرزهای یک تصویر ورودی قبل از اعمال عملیات پیچش اشاره دارد. هدف اصلی از حاشیه‌گذاری، حفظ ابعاد فضایی حجم ورودی هنگام عبور از لایه‌های پیچشی است] 3[. بدون حاشیه‌گذاری‌، ابعاد فضایی نقشه‌های ویژگی با هر لایه پیجشی کوچک می‌شود، زیرا هسته نمی‌تواند به طور کامل لبه‌ها و گوشه‌های تصویر ورودی را طی کند. با افزودن حاشیه‌گذاری، هسته می‌تواند روی کل تصویر ورودی بپیچد و اطمینان حاصل کند که نقشه ویژگی خروجی همان ابعاد فضایی ورودی را دارد یا حداقل کاهش اندازه ناشی از عملیات پیچیدگی را کاهش می‌دهد] 5[. انواع متداول حاشیه‌گذاری عبارتند از حاشیه‌گذاری یکسان[[26]](#footnote-26)، که صفرهای کافی برای حفظ اندازه خروجی هنگام استفاده از گام یک را اضافه می‌کند، و حاشیه‌گذاری معتبر[[27]](#footnote-27)، که هیچ حاشیه‌گذاری اعمال نمی‌کند و منجر به اندازه خروجی کوچکتر می‌شود. این عملیات برای حف اطلاعات مکانی، کاهش جلوه‌های لبه، و امکان یادگیری موثر ویژگی‌ها در سراسر تصویر بسیار مهم است. در شکل 2-4] 8[ نمای کلی از فرآیند حاشیه‌گذاری مشاهده می‌شود.



*شکل 2-4 حاشیه‌گذاری* ] *8*[

#### **3-1-2-2- تابع فعال‌سازی**

تابع فعال‌سازی در شبکه عصبی پیچشی، غیرخطی بودن را به مدل معرفی کرده و به آن اجازه می‌دهد تا الگوهای پیچیده را در داده‌ها یاد بگیرد و نمایش دهد. پس از هر عملیات پیچش، تابع فعال‌سازی بر روی نقشه ویژگی حاصل اعمال شده و سیگنال ورودی را تبدیل می‌کند. واحد خطی اصلاح‌شده[[28]](#footnote-28) یکی از متداول‌ترین توابع فعال‌سازی است که تمام مقادیر منفی را صفر کرده و مقادیر مثبت را بدون تغییر می‌گذارد، در نتیجه آموزش را سریع‌تر و کارآمدتر می‌سازد. این به کاهش مسائلی مانند ناپدید شدن گرادیان‌ها[[29]](#footnote-29) کمک می‌کند، که می‌تواند روند یادگیری در شبکه‌های عمیق را مختل کند. سایر توابع فعال‌سازی مانند سیگموئید[[30]](#footnote-30) و هذلولی[[31]](#footnote-31) زمینه‌های خاص، به‌ویژه برای لایه‌های خروجی که خروجی‌های محدود یا احتمالی مورد نیاز است، استفاده می‌شوند. به عنوان مثال، تابع سیگموئید مقادیر ورودی را در محدوده‌ای بین صفر و یک ترسیم کرده و آن را برای کارهای طبقه‌بندی باینری مناسب می‌کند. با معرفی غیرخطی بودن، توابع فعال‌سازی شبکه‌های عصبی پیچشی را قادر می‌سازند تا طیف وسیعی از توابع را تقریب زده و ساختارهای داده‌ای پیچیده را که برای کارهایی مانند طبقه‌بندی تصویر، تشخیص اشیا و تقسیم‌بندی ضروری هستند، ضبط کنند. این تبدیل غیرخطی به شبکه‌های عصبی پیچشی اجازه می‌دهد تا روابط و تعاملات پیچیده در داده‌ها را مدل‌سازی کرده و انعطاف‌پذیری و قدرت مورد نیاز برای برنامه‌های بینایی کامپیوتری مختلف را برای آن‌ها فراهم کند. در شکل 5-2] 9[ انواع توابع فعال‌سازی مشاهده می‌شود.




*شکل 2-5 انواع توابع فعال‌سازی*] *9*[

### **2-2-2- لایه‌ی ادغام**


در شبکه‌های عصبی پیچشی، لایه‌های ادغام برای کاهش ابعاد فضایی (عرض و ارتفاع) نقشه‌های ویژگی ورودی و در عین حال حفظ عمق آنها ضروری هستند. این کاهش به کاهش بار محاسباتی، کاهش تعداد پارامترها و کنترل بیش از حد برازش کمک می‌کند] 3[. دو نوع متداول ادغام، ادغام میانگین[[32]](#footnote-32) و ادغام حداکثر[[33]](#footnote-33) است.

ادغام میانگین شامل گرفتن میانگین همه مقادیر در یک زیربخش مشخص از نقشه ویژگی ورودی است. به عنوان مثال، با استفاده از یک پنجره مشخص و یک گام معین، عملیات ادغام میانگین هر بلوک پیکسل را محاسبه می‌کند و یک پیکسل واحد در نقشه ویژگی خروجی ایجاد می‌کند که این میانگین را نشان می‌دهد. این فرآیند با خلاصه کردن اطلاعات در هر بخش، ورودی را صاف می‌کند و نویز را کاهش می‌دهد. این روش به ویژه در سناریوهایی که مکان دقیق ویژگی‌ها به اندازه حضور عمومی آنها در یک بخش مهم نیست، مفید است. با این حال، ادغام میانگین گاهی اوقات می‌تواند ویژگی‌های مهم را با ترکیب همه مقادیر با هم رقیق کند] 5[. در شکل 2-6] 10[ فرآیند ادغام میانگین مشاهده می‌شود.



*شکل 2-6 ادغام میانگین*] *10*[


از سوی دیگر، ادغام حداکثر، بیشترین مقدار را از هر زیربخش انتخاب می‌کند. با استفاده از یک پنجره مشابه و گام معین، ادغام حداکثر بالاترین مقدار را از هر بلوک انتخاب می‌کند. این روش به‌طور مؤثر برجسته‌ترین ویژگی‌ها را در هر پنجره ثبت می‌کند و قوی‌ترین فعال‌سازی‌ها را حفظ می‌کند و در عین حال اطلاعات کمتر مهم را حذف می‌کند. این ویژگی می‌تواند برای برجسته کردن ویژگی‌های مهم و حصول اطمینان از حفظ حیاتی‌ترین جنبه‌های داده‌های ورودی توسط شبکه مفید باشد. ادغام حداکثر در عمل به خوبی کار می‌کند، زیرا برجسته‌ترین ویژگی‌ها را حفظ می‌کند، که اغلب برای کارهایی مانند تشخیص و طبقه‌بندی شیء مرتبط هستند] 5[. در شکل 2-7] 11 [ فرآیند ادغام حداکثر مشاهده می‌شود.



*شکل 2-7 ادغام حداکثر*] *11*[

### **3-2-2- عملیات تسطیح**

عملیات تسطیح به تبدیل یک ماتریس دو بعدی از مقادیر پیکسل به یک بردار یک‌بعدی اشاره دارد. این مرحله بعد از لایه ادغام انجام می‌شود تا داده‌ها برای لایه‌های کاملاً متصل که وظایف طبقه‌بندی یا رگرسیون[[34]](#footnote-34) را انجام می‌دهند، آماده شود. این عملیات خروجی چند‌بعدی را از لایه‌های پیچشی و ادغام می‌گیرد و آن را به یک بردار طولانی تبدیل می‌کند. این فرآیند ساختار داده را ساده می‌کند تا بتوان آن را به لایه‌های کاملاً متصل که انتظار ورودی یک‌بعدی را دارند، وارد کرد] 5[. در شکل 2-8] 6 [فرآیند عملیات تسطیح مشاهده می‌شود.




*شکل 2-8 عملیات تسطیح*] *6*[

### **4-2-2- لایه‌ی کاملاً متصل**

لایه کاملاً متصل یکی از اجزای اساسی در شبکه‌های عصبی پیچشی است که معمولاً در مراحل پایانی شبکه به کار می‌رود. این لایه با هدف ادغام و ترکیب ویژگی‌های استخراج‌شده توسط لایه‌های پیچشی و ادغام طراحی شده است تا تصمیم نهایی یا پیش‌بینی را انجام دهد. در این لایه، هر نورون به تمام نورون‌های لایه قبلی متصل است، که این اتصال کامل به مدل اجازه می‌دهد تا تمامی ویژگی‌های آموخته‌شده در لایه‌های قبلی را در نظر بگیرد] 3[.

عملیات اصلی در لایه کاملاً متصل ضرب ماتریسی بین بردار ورودی (که می‌تواند به‌عنوان نگاشتی از ویژگی‌های خروجی لایه‌های قبلی در نظر گرفته شود) و وزن‌های مربوط به این لایه است. پس از این ضرب، بایاس به هر نورون اضافه می‌شود، و نتیجه از طریق یک تابع فعال‌سازی (مانند تابع واحد خطی اصلاح‌شده) عبور داده می‌شود] 5[. خروجی نهایی این لایه، یک بردار است که مقادیر آن نشان‌دهنده احتمالات کلاس‌های مختلف (در مسائل طبقه‌بندی) یا مقادیر پیش‌بینی‌شده (در مسائل رگرسیون) است. در شکل 2-9] 12 [فرآیند عملیات لایه‌ی کاملاً متصل مشاهده می‌شود.




*شکل 2-9 عملیات لایه کاملاً متصل*] *12*[

لایه‌های کاملاً متصل به دلیل تعداد زیاد پارامترها و اتصالات، اغلب به بخش قابل توجهی از پیچیدگی محاسباتی و ظرفیت یادگیری شبکه منجر می‌شوند. این لایه‌ها نقش مهمی در نقشه‌برداری ویژگی‌های سطح پایین و میانی استخراج‌شده توسط لایه‌های پیچشی به فضای خروجی با ابعاد بالاتر ایفا می‌کنند، و بنابراین برای کارهایی مانند طبقه‌بندی تصویر و تشخیص اشیا حیاتی هستند. با این حال، به دلیل تعداد زیاد پارامترها، این لایه‌ها نیاز به تنظیم دقیق دارند تا از بیش‌برازش مدل جلوگیری شود.

## **3-2- پروتکل UART**


UART یک پروتکل ارتباطی سخت‌افزاری است که برای ارتباط سریال ناهمزمان بین دستگاه‌ها استفاده می‌شود. برخلاف ارتباطات همزمان، نیازی به سیگنال ساعت مشترک بین دستگاه‌های فرستنده و گیرنده ندارد. در عوض، برای اطمینان از انتقال دقیق داده‌ها، بر انتقال بسته‌های داده که شامل بیت‌های شروع[[35]](#footnote-35)، داده، بیت‌های توازن[[36]](#footnote-36)، و بیت‌های توقف[[37]](#footnote-37) است، متکی است. بیت شروع، آغاز یک بسته داده را نشان می‌دهد، سپس بیت‌های داده (معمولاً 7، 8 یا 9 بیت)، یک بیت توازن اختیاری برای بررسی خطا، و یک یا چند بیت توقف برای نشان دادن پایان بسته ارسال می‌شود ]13.[ این ساختار به طور مؤثر انتقال داده‌ها را حتی در غیاب ساعت همگام مدیریت می‌کند و آن را برای کاربردهای مختلف از جمله میکروکنترلرها، ماژول‌های بلوتوث[[38]](#footnote-38) و پورت‌های سریال مناسب می‌سازد. در شکل 2-10] 13 [پیکربندی ساختار داده‌ی UART مشاهده می‌شود.



*شکل 2-10 ساختار داده‌ی ارسالی* UART ]*13*[

فرآیند ارتباط با ارسال بیت شروع توسط فرستنده[[39]](#footnote-39) (TX) برای هشدار به گیرنده[[40]](#footnote-40) (RX) درباره بسته داده ورودی آغاز می‌شود. بیت شروع، خط انتقال (که معمولاً بالا نگه داشته می‌شود) را برای مدت یک بیت پایین می‌کشد و به دستگاه RX نشان می‌دهد که یک فریم داده جدید شروع می‌شود. سپس بیت‌های داده به صورت متوالی ارسال می‌شوند و ابتدا کمترین بیت مهم ارسال می‌شود. یک بیت توازن را می‌توان برای تشخیص خطاها در داده‌های ارسالی، با اطمینان از زوج یا فرد بودن تعداد کل یک‌ها، بسته به حالت توازنی انتخابی، استفاده کرد. در نهایت، یک یا چند بیت توقف پایان بسته را نشان می‌دهد و به گیرنده اجازه می‌دهد تا برای ارسال بعدی آماده شود ]14.[ گیرنده بیت‌های ورودی را با نرخ بادی[[41]](#footnote-41) از پیش تنظیم‌شده می‌خواند که برای برقراری ارتباط

موفق باید با نرخ فرستنده مطابقت داشته باشد. عدم وجود یک ساعت مشترک، الزامات سیم‌کشی را ساده می‌کند و امکان سرعت انتقال داده‌های انعطاف‌پذیر را فراهم می‌آورد، اما زمان‌بندی دقیق را نیز برای جلوگیری از دست رفتن داده یا خرابی ضروری می‌سازد. در شکل 2-11] 15 [نحوه‌ی تعامل میان فرستنده و دریافت‌کننده در پروتکل UART مشاهده می‌شود.



*شکل 2-11 نحوه‌ی تعامل میان فرستنده و دریافت کننده در* UART ]*15*[

در کاربردهای عملی، این رابط ارتباطی معمولاً در سیستم‌های تعبیه‌شده یافت می‌شود، جایی که سادگی و سهولت پیاده‌سازی حیاتی است. میکروکنترلرها اغلب شامل ماژول‌های داخلی برای تسهیل ارتباط با وسایل جانبی مانند سنسورها، نمایشگرها و ماژول‌های ارتباطی هستند. علاوه بر این، به طور گسترده در پورت‌های سریال کامپیوتر استفاده می‌شود و روشی ساده برای اتصال دستگاه‌های خارجی مانند مودم‌ها و کنسول‌های سریال ارائه می‌دهد. علیرغم سرعت انتقال داده نسبتاً پایین آن در مقایسه با سایر پروتکل‌های ارتباطی، استحکام و سهولت استفاده از این پروتکل، آن را به ابزاری ارزشمند برای نیازهای مختلف ارتباط سریال در الکترونیک مصرفی و صنعتی تبدیل کرده است.

## **4-2- محیط انجام آزمایش و بردها**

براي پیاده‌سازی پروژه، از بردها و ابزارهایی استفاده شده ا‌ست که در این بخش به طور خلاصه هر کدام توضیح داده می‌شوند.


* دو عدد برد AVA3S400 از خانواده Spartan3

برد AVA3S400 با استفاده از تراشه XS3C400 شرکت Xilinx ساخته شده است. هدف اصلی این برد، بهره‌برداری از ویژگی‌های این تراشه برای پیاده‌سازی الگوریتم‌های دیجیتال و پردازشی از طریق زبان‌هاي برنامه‌نویسی [[42]](#footnote-42)HDL است.

در جدول (2-1) ویژگی‌ها و منابع Spartan3 AVA3S400 توضیح داده شده است.

|  |  |
| --- | --- |
| توضیحات | تعداد/ مقدار |
| حافظه | Mb4 |
| تعداد زنگ هشدار[[43]](#footnote-43) | 1 |
| بیت‌های RAM توزیع شده | 56000 |
| تعداد کلید چند حالته | 16 |
| ضرب­کننده های تخصیص داده شده | 16 |
| مدیر ساعت دیجیتال[[44]](#footnote-44) | 4 |
| گیت‌های سیستم[[45]](#footnote-45) | 400000 |
| حداکثر ورودی/خروجی کاربر | 264 |
| تعداد دیود نوری[[46]](#footnote-46) | 16 |
| تعداد بلوک منطقی قابل تنظیم | 896 |
| حداکثر سرعت | Mb/s480 |
| تعداد بیت‌های بلوک RAM | 288000 |
| کلید فشاری جهت اعمال داده | 4 |
| تعداد 7Segment | 4 |

*جدول 2-1 ویژگی‌های برد* Spartan3 AVA3S400




*شکل 2-12 برد* Spartan3 AVA3S400

* دو عدد ماژول ESP32-WROOM-32

این ماژول قدرتمند وای‌فای و بلوتوث[[47]](#footnote-47) که توسط Espressif Systems توسعه یافته است، به دلیل قابلیت‌هایش در پروژه‌های اینترنت اشیا[[48]](#footnote-48) و ارتباطات بی‌سیم به طور گسترده‌ای شناخته شده است. در زیر نگاهی عمیق به ویژگی‌های آن آورده شده است:

1. ارتباطات بی‌سیم: این ماژول از نظر اتصال قدرتمند است و از وای‌فای و بلوتوث پشتیبانی می‌کند. این استاندارد از استانداردهای Wi-Fi 802.11 b/g/n پیروی می‌کند و اتصال آسان به شبکه‌ها را امکان‌پذیر می‌کند و همچنین از بلوتوث 4.2 و بلوتوث کم انرژی[[49]](#footnote-49) برای ارتباط بدون درز با دستگاه‌های مختلف پشتیبانی می‌کند.
2. مدیریت انرژی: با در نظر گرفتن بهره‌وری انرژی طراحی شده است و ویژگی‌های پیشرفته مدیریت انرژی را ارائه می‌دهد. تنظیم‌کننده‌های ولتاژ داخلی ماژول، که در محدوده ولتاژ 2.7 ولت تا 3.6 ولت کار می‌کنند، عملکرد پایدار را تضمین می‌کنند و از حالت‌های مختلف کم مصرف پشتیبانی می‌کنند، که این ماژول را برای پروژه‌هایی که با باتری کار می‌کنند، ایده آل می‌‌سازد.
3. حافظه: این ماژول مجهز به 4 مگابایت حافظه فلش است که می‌تواند سیستم عامل، کد برنامه و سایر داده‌ها را ذخیره کند. همچنین شامل 448 کیلوبایت ROM و 16 کیلوبایت RTC SRAM است که فضای ذخیره‌سازی کافی را برای برنامه‌های پیچیده فراهم می‌کند.
4. ویژگی‌های امنیتی: با اولویت‌بندی امنیت، این ماژول دارای ویژگی‌هایی مانند راه‌اندازی امن، رمزگذاری فلش، و شتاب سخت‌افزار رمزنگاری است که آن را برای برنامه‌هایی که حفاظت از داده‌ها حیاتی است، مناسب می‌کند.
5. میکروکنترلر: در هسته آن یک پردازنده قدرتمند دو هسته‌ای قرار دارد که می‌تواند با سرعت 240 مگاهرتز کار کند. با 520 کیلوبایت SRAM و طیف وسیعی از تجهیزات جانبی، میکروکنترلر برای کارهای سخت و برنامه‌های بلادرنگ مناسب است.
6. پورت‌ها و ورودی/خروجی: این ماژول با ارائه قابلیت‌های I/O گسترده، شامل 36 پین GPIO است که به عنوان ورودی یا خروجی دیجیتال قابل تنظیم است. این پین‌ها از عملکردهای مختلفی مانند PWM، ADC، DAC و سنسورهای لمسی به همراه ADC‌های 12 بیتی و DAC‌های 8 بیتی برای ورودی و خروجی دقیق آنالوگ پشتیبانی می‌کنند.
7. کاربردها: این ماژول که به طور گسترده در پروژه‌های اینترنت اشیا، اتوماسیون خانگی، لوازم الکترونیکی پوشیدنی و شبکه‌های حسگر استفاده می‌شود، قدرت پردازشی و ویژگی‌های ارتباطی قوی این ماژول را به یک راه‌حل ایده‌آل برای توسعه‌دهندگانی تبدیل می‌کند که قصد ایجاد دستگاه‌های هوشمند و متصل را دارند.
8. پروتکل‌های ارتباطی: این ماژول از پروتکل های ارتباطی مختلف با تمرکز قابل توجه بر روی UART پشتیبانی می‌کند. این تطبیق‌پذیری امکان ادغام مستقیم با حسگرهای خارجی، لوازم جانبی و سایر دستگاه‌ها را فراهم می‌کند و آن را با طیف گسترده‌ای از برنامه ها سازگار می‌کند.
9. برنامه‌نویسی و پشتیبانی نرم افزار: این ماژول با قابلیت برنامه‌ریزی بالا با محیط‌های توسعه مانند Arduino IDE، MicroPython و Espressif's ESP-IDF سازگار است. می‌توان آن را به زبان‌هایی مانند C/C++، Python و Lua، با کتابخانه‌ها و API‌های گسترده برای کنترل ورودی/خروجی دیجیتال و آنالوگ، وای‌فای، بلوتوث و سایر لوازم جانبی برنامه‌ریزی کرد.



*شکل 2-13 ماژول* ESP32-WROOM-32

## **5-2- ابزارها**

* ISE مجموعه نرم‌افزاری است که توسط Xilinx برای طراحی و برنامه‌نویسی دستگاه‌های FPGA توسعه‌یافته است. مجموعه‌ای جامع از ابزارها و ویژگی‌ها را برای تسهیل کل جریان طراحی FPGA، از ورود طراحی اولیه تا تولید جریان بیت، فراهم می‌کند.

ISE شامل ماژول‌ها و اجزای مختلفی است که برخی از آنها عبارت‌اند از:

1. Project Navigator: این ابزار اصلی برای مدیریت و سازماندهی پروژه‌های FPGA است و کاربران را قادر می‌سازد تا فایل‌های طراحی خود را ایجاد و مدیریت کنند، شبیه‌سازی‌ها را اجرا کنند و سنتز و پیاده‌سازی را انجام دهند.
2. یک محیط برای طراحی‌های اولیه فراهم می‌کند که کاربران می‌توانند طرح‌های خود را در مراحل ابتدایی توسعه دهند و از شبیه‌سازی و تحلیل‌های اولیه برای بهبود کیفیت طراحی استفاده کنند.
3. شامل مجموعه‌ای از ابزارهای پیشرفته برای مرحله پیاده‌سازی است که شامل نگاشت طرح بر روی دستگاه FPGA، انجام بهینه‌سازی مکان‌یابی و مسیریابی، و تولید بیت‌استریم نهایی می‌شود.
4. یک شبیه‌ساز داخلی است که امکان شبیه‌سازی عملکرد طراحی‌های دیجیتال نوشته‌شده به زبان‌های سخت‌افزاری را فراهم می‌کند. این ابزار قابلیت مشاهده شکل موج، اشکال‌زدایی تعاملی و ایجاد تست‌بنچ‌ها را ارائه می‌دهد.
5. امکان دیباگ و تحلیل در زمان واقعی را فراهم می‌کند، این امکان را می‌دهد تا عملکرد مدارهای دیجیتال را در حین اجرا بررسی کرده و مشکلات را در لحظه شناسایی و رفع کرد. این ویژگی به بهبود سرعت توسعه و کاهش خطاها کمک می‌کند.
6. این ابزار این امکان را می‌دهد که مصرف انرژی طراحFPGA را بررسی کرده و بر اساس آن بهینه‌سازی کرد. این ویژگی برای پروژه‌هایی که نیاز به مصرف انرژی زیادی دارند، بسیار کاربردی است.
7. قادر به تولید گزارش‌های جامع از مراحل مختلف طراحی و پیاده‌سازی است. این گزارش‌ها شامل اطلاعاتی درباره استفاده از منابع، زمان‌بندی، و بهینه‌سازی‌ها می‌شود که به شما در ارزیابی و بهبود طراحی کمک می‌کند.
8. ابزاری برای بهینه‌سازی استفاده از منابع FPGA مانند LUTها، رجیسترها و بلوک‌های RAM ارائه می‌دهد، که این ابزار به بهبود کارایی و عملکرد طراحی کمک می‌کند.
9. زبان طراحیXDL**:** XDL یک قالب داخلی است که برای نمایش سلسله‌مراتب طراحی و اتصال مدارهای دیجیتال استفاده می‌شود. این زبان نقش مهمی در مراحل پیاده‌سازی و تولید بیت‌استریم ایفا می‌کند.
10. ISE از طراحی مدولار پشتیبانی می‌کند، به این معنی که کاربران می‌توانند طراحی‌های پیچیده خود را به ماژول‌های کوچکتر تقسیم کرده و هر ماژول را به صورت جداگانه توسعه و تست کنند. این قابلیت به بهبود ساختار و نگهداری طراحی کمک می‌کند.

* Arduino IDE یک پلتفرم نرم‌افزاری متن‌باز است که به منظور برنامه‌نویسی بردهای آردوینو ایجاد شده است. این پلتفرم با ارائه یک رابط کاربرپسند و ابزارهای متنوع، فرآیند نوشتن، کامپایل و بارگذاری کد بر روی میکروکنترلرهای آردوینو را تسهیل می‌کند. در اینجا برخی از ویژگی‌هاي کلیدي IDE Arduino آورده شده است:

1. پشتیبانی از چندین سیستم‌عامل: IDEبرای سیستم‌عامل‌های مختلف از جمله ویندوز، macOS و لینوکس در دسترس است، که به این معنی است که کاربران با انواع مختلف سیستم‌عامل‌ها می‌توانند از این ابزار بهره‌مند شوند.
2. شامل ویرایشگری است که به شما اجازه می‌دهد کدهای آردوینو را به زبان برنامه‌نویسی C++ بنویسید. این ویرایشگر با امکاناتی مانند برجسته‌سازی نحو و تکمیل خودکار، به ساده‌سازی و سرعت بخشیدن به فرآیند کدنویسی کمک می‌کند.
3. دارای یک ابزار مدیریت کتابخانه است که به شما امکان می‌دهد به سادگی کتابخانه‌ها را جستجو، نصب و مدیریت کنید. کتابخانه‌ها شامل مجموعه‌های کد آماده‌ای هستند که قابلیت‌های اضافی را به پروژه‌های شما اضافه کرده و کار با حسگرها، عملگرها، و پروتکل‌های ارتباطی را ساده‌تر می‌کنند.
4. فرآیند تبدیل کد به دستورالعمل‌های قابل فهم برای ماشین را به صورت خودکار انجام می‌دهد و با فشردن یک دکمه می‌توانید کد کامپایل‌شده را به برد آردوینو متصل بارگذاری کنید.
5. پایشگر سریال یکی از ابزارهای داخلی IDE است که اجازه می‌دهد با برد آردوینو از طریق رابط سریال ارتباط برقرار شود. این ابزار خروجی‌ها و داده‌های ارسال‌شده از آردوینو را نمایش می‌دهد و برای اشکال‌زدایی و نظارت بر عملکرد کد بسیار مفید است.
6. یکی از ویژگی‌های Arduino IDE دیباگر داخلی است که امکان اشکال‌زدایی مستقیم از کد را فراهم می‌کند. این ابزار به کاربران اجازه می‌دهد تا به صورت گام‌به‌گام کد خود را بررسی کرده و مشکلات موجود را شناسایی و رفع کنند.
7. ابزار مدیریت برد در IDE این امکان را می‌دهد که پکیج‌های پشتیبانی از انواع بردها را نصب و پیکربندی کنید. این قابلیت کمک می‌کند تا مدل مناسب برد آردوینو را برای پروژه‌ها انتخاب کرده و درایورهای ضروری برای آن را نصب کرد.
8. از پلاگین‌های مختلف پشتیبانی می‌کند که کاربران می‌توانند برای افزایش قابلیت‌های IDE از آنها استفاده کنند. این پلاگین‌ها می‌توانند ابزارهای اضافی، تم‌های جدید، یا قابلیت‌های پیشرفته‌ای را به محیط توسعه اضافه کنند.

## **6-2- خلاصه**

در این بخش، ابتدا معماری شبکه عصبی پیچشی و روش‌های محاسباتی آن به‌طور جامع بررسی شد. سپس به تشریح معماری پروتکل UART و اجزای آن پرداخته شد. در پایان، ابزارها و محیط اجرای این پژوهش به‌طور کامل مورد ارزیابی قرار گرفت.

# **فصل سوم: طراحی و پیاده‌سازی**

در اين قسمت نحوه‌ي پیاده‌سازی, ساختار ماژول‌ها و اجرای پروژه بطور كامل شرح داده خواهد شد.

## **1-3- معماری کلی سیستم**

فرآیند کلی پروژه به این صورت است که در ابتدا، FPGA اول داده‌های ورودی را دریافت کرده و محاسباتی را انجام می‌دهد و نتایج میانی تولید می‌کند. برای ادامه محاسبات، این نتایج میانی به FPGA دوم ارسال می‌شود. این انتقال، FPGA دوم را قادر می‌سازد تا محاسبات نهایی را بر اساس پیشرفت FPGA اول انجام دهد. با تقسیم بار کاری بین دو FPGA، سیستم به پردازش موازی دست می‌یابد و در نتیجه، اجرای کارآمدتری حاصل می‌شود. در نهایت، با تکمیل محاسبات، FPGA دوم خروجی نهایی را تولید می‌کند. این خروجی نشان‌دهنده اوج کل محاسبات شبکه عصبی پیچشی است و به عنوان نتیجه مورد انتظار عمل می‌کند. برای درک بهتر این پروژه، نمای کلی سیستم برای حالت با‌سیم و بی‌سیم به ترتیب در شکل (3-1) و (3-2) نشان داده شده است.

**ورودی**

**FPGA فرستنده**

**FPGA گیرنده**

**خروجی**

*شکل 3-1 نمای کلی سیستم برای حالت با‌سیم*

**ورودی**

**FPGA فرستنده**

**ESP فرستنده**

**خروجی**

**ESP گیرنده**

**FPGA گیرنده**

*شکل 3-2 نمای کلی سیستم برای حالت بی‌سیم*

با توجه به توضیحات ذکر شده در ادامه به بررسی ساختار ماژول‌ها و سپس به شرح دقیق معماری سیستم برای دو حالت با‌سیم و بی‌سیم می‌پردازیم.

## **2-3- مدل معماری پیاده‌سازی شده برای شبکه عصبی پیچشی**

در این پژوهش، به منظور پیاده‌سازی شبکه عصبی پیچشی، از چهار ماژول شامل لایه‌ی پیچشی، لایه‌ی ادغام، عملیات تسطیح، و لایه‌ی کاملاً متصل استفاده شده است. این ماژول‌ها به‌صورت سلسله‌مراتبی و متوالی عمل کرده و عملیات را به‌طور کارآمد انجام می‌دهند. در شکل (3-3)، ساختار و ترتیب اجرای مدل پیاده‌سازی شده به‌وضوح مشاهده می‌شود و نمایی کلی از نحوه عملکرد این شبکه ارائه می‌گردد.

**ماژول لایه‌ی پیجشی**

**ماژول لایه‌ی ادغام**

**ماژول عملیات تسطیح**

**ماژول لایه‌ی کاملاً متصل**

**خروجی**

*شکل 3-3 نمای کلی مدل پیاده‌سازی شده برای شبکه عصبی پیچشی*

در ادامه به بررسی ساختار ماژول‌های شبکه عصبی پیچشی می‌پردازیم.

### **1-2-3- ماژول لایه‌ی پیچشی**

شکل (3-4) نشان‎دهنده ماژول لایه‌ی پیچشی است. این ماژول برای انجام عملیات ریاضی طراحی شده است که در آن هر فیلتر بر روی ورودی حرکت می‌کند، مقادیر فیلتر را با مقادیر متناظر ورودی ضرب می‌کند و سپس آنها را جمع می‌کند تا یک مقدار واحد در نقشه ویژگی خروجی تولید شود. جزئیات پایه‌های ماژول در جدول (3-1) ذکر شده است.

Valid\_Conv

Clock

Reset

Enable\_Module

Enable\_Convolution

**ماژول لایه‌ی پیچشی**

Conv\_Out

Conv\_Out\_Enable

*شکل 3-4 ماژول لایه‌ی پیچشی*

*جدول 3-1 توضیحات سیگنال‌های ماژول لایه‌ی پیچشی*

|  |  |  |  |
| --- | --- | --- | --- |
| **سیگنال** | **نوع سیگنال** | **طول سیگنال** | **توضیحات** |
| Clock | ورودی | 1 | سیگنال ساعت ورودی |
| Reset | ورودی | 1 | راه‌اندازي مجدد ماژول |
| Enable\_Convolution | ورودی | 1 | فعال‌سازی لایه‌ی پیچش |
| Enable\_Module | ورودی | 1 | فعال‌سازی ماژول |
| Valid\_Conv | خروجی | 1 | نشان‌دهنده‌ی معتبر بودن داده‌ی خروجی |
| Conv\_Out\_Enable | خروجی | 1 | فعال‌سازی خروجی جریان لایه اول |
| Conv\_Out | خروجی | 4 | خروجی لایه‌ی پیچشی/ این خروجی به صورت بافر است و 16 مرتبه برای پردازش به لایه‌ی بعدی فرستاده می‌شود. |

فرآیند کامل این ماژول به این صورت است که در ابتدا عملیات پیچشی با یک پنجره کشویی شروع می‌شود که در سراسر تصویر ورودی حرکت می‌کند و مقادیر پیکسل را در یک پنجره دو در دو جمع‌آوری می‌کند. سپس این مقادیر در وزن فیلتر مربوطه ضرب می‌شوند و نتایج در دو مرحله جمع‌آوری می‌شوند. یک بایاس به مجموع نهایی اضافه می‌شود و یک تابع فعال‌سازی ReLU اعمال می‌شود که مقدار مثبت یا صفر حاصل را تولید می‌کند. سپس خروجی در یک بافر ذخیره می‌شود. این عمل برای هر گام روی تصویر تکرار می‌شود و نتایج پس از هر گام در بافر ذخیره می‌شود. خروجی‌های بافر شده به صورت متوالی به لایه بعدی ارسال می‌شوند و اطمینان حاصل می‌شود که هر خروجی پردازش شده به درستی در هنگام آماده شدن منتقل می‌شود. کل این فرآیند 16 بار تکرار می‌شود، که مربوط به تعداد کل مناطق دو در دو در تصویر پنج در پنج است، و پس از پردازش همه مناطق، لایه برای عملیات بعدی تنظیم مجدد می‌شود. لازم به ذکر است که داده‌های ورودی این ماژول به صورت هارد-کد[[50]](#footnote-50) پیاده‌سازی شده اند.

### **2-2-3- ماژول لایه‌ی ادغام**

شکل (3-5) نشان‌دهنده ماژول لایه‌ی ادغام است. این ماژول برای کاهش ابعاد فضایی نقشه ویژگی ورودی طراحی شده است. این کار با اعمال عملیات حداکثر ادغام انجام می‌شود که شامل انتخاب حداکثر مقدار از یک پنجره با اندازه ثابت است. جزئیات پایه‌های ماژول در جدول (3-2) ذکر شده است.

Valid\_Pool

Pool\_Input

Clock

Reset

Enable\_Module

Enable\_Pooling

**ماژول لایه‌ی ادغام**

Pool\_Out

Pool\_Out\_Enable

*شکل 3-5 ماژول لایه‌ی ادغام*

*جدول 3-2 توضیحات سیگنال‌های ماژول لایه‌ی ادغام*

|  |  |  |  |
| --- | --- | --- | --- |
| **سیگنال** | **نوع سیگنال** | **طول سیگنال** | **توضیحات** |
| Pool\_Input | ورودی | 4 | داده‌ی ورودی لایه‌ی ادغام |
| Clock | ورودی | 1 | سیگنال ساعت ورودی |
| Reset | ورودی | 1 | راه‌اندازي مجدد ماژول |
| Enable\_Pooling | ورودی | 1 | فعال‌سازی لایه‌ی ادغام |
| Enable\_Module | ورودی | 1 | فعال‌سازی ماژول |
| Valid\_Pool | خروجی | 1 | نشان‌دهنده‌ی معتبر بودن داده‌ی خروجی |
| Pool\_Out\_Enable | خروجی | 1 | فعال‌سازی خروجی جریان لایه دوم |
| Pool\_Out | خروجی | 4 | خروجی لایه‌ی ادغام/ این خروجی به صورت بافر است و 4 مرتبه برای پردازش به لایه‌ی بعدی فرستاده می‌شود. |

فرآیند کامل این ماژول به این صورت است که به طور متوالی داده‌های ورودی را در یک پنجره کشویی بارگذاری می‌کند که بر اساس اندازه فیلتر و گام برداشتن در سراسر تصویر حرکت می‌کند. داده‌های پنجره‌ای در یک بافر [[51]](#footnote-51)FIFO ذخیره می‌شود و حداکثر مقدار درون پنجره از طریق مقایسه محاسبه می‌شود. سپس این مقدار حداکثر در یک بافر خروجی ذخیره می‌شود که به لایه بعدی منتقل می‌شود. داده‌ها چندین بار به لایه بعدی منتقل می‌شوند که توسط گام کنترل می‌شود تا زمانی که تمام مقادیر خروجی معتبر تولید شوند. سیگنال‌های کنترل، جابجایی پنجره، عملیات FIFO و تولید خروجی را مدیریت می‌کنند و با مقداردهی اولیه و هماهنگی، عملکرد صحیح را در طول فرآیند تضمین می‌کنند.

### **3-2-3- ماژول عملیات تسطیح**

شکل (3-6) نشان‌دهنده ماژول لایه‌ی تسطیح است. این ماژول برای تبدیل یک نقشه ویژگی ورودی چندبعدی به یک بردار یک‌بعدی طراحی شده است. این کار با تغییر شکل نقشه ویژگی انجام می‌شود تا امکان تغذیه آن به لایه‌های کاملاً متصل برای طبقه‌بندی فراهم شود. جزئیات پایه‌های ماژول در جدول (3-3) ذکر شده است.

Flatten\_Input

Clock

Reset

Enable\_Module

Enable\_Flatten

**ماژول عملیات تسطیح**

Flat\_Out

Valid\_Flat

Flat\_Out\_Enable

*شکل 3-6 ماژول عملیات تسطیح*

*جدول 3-3 توضیحات سیگنال‌های ماژول عملیات تسطیح*

|  |  |  |  |
| --- | --- | --- | --- |
| **سیگنال** | **نوع سیگنال** | **طول سیگنال** | **توضیحات** |
| Flatten\_Input | ورودی | 4 | داده‌ی ورودی عملیات تسطیح |
| Clock | ورودی | 1 | سیگنال ساعت ورودی |
| Reset | ورودی | 1 | راه‌اندازي مجدد ماژول |
| Enable\_Flatten | ورودی | 1 | فعال‌سازی عملیات تسطیح |
| Enable\_Module | ورودی | 1 | فعال‌سازی ماژول |
| Valid\_Flat | خروجی | 1 | نشان‌دهنده‌ی معتبر بودن داده‌ی خروجی |
| Flat\_Out\_Enable | خروجی | 1 | فعال‌سازی خروجی جریان لایه سوم |
| Flat\_Out | خروجی | 4 | خروجی عملیات تسطیح/ این خروجی به صورت بافر است و 4 مرتبه برای پردازش به لایه‌ی بعدی فرستاده می‌شود. |

فرآیند دقیق ماژول عملیات تسطیح به این صورت است که این ماژول با پردازش متوالی مقادیر پیکسل با استفاده از یک پنجره کشویی، یک نقشه ویژگی دو بعدی را به یک بردار یک‌بعدی تبدیل می‌کند. این پنجره دو در دو به‌طور مداوم با داده‌های ورودی به‌روز می‌شود و مقادیر را در چهار بافر خروجی ذخیره می‌کند. هنگامی که بافرها پر شده و شرایط مرحله‌ای برآورده شود، ماژول داده‌های بافر را به لایه بعدی ارسال می‌کند. سیگنال‌های کنترل زمان‌بندی انتقال داده را مدیریت می‌کنند و اطمینان می‌دهند که مقادیر پیکسل به‌طور کنترل‌شده و متوالی منتقل شوند. این فرآیند، انتقال روان داده‌ها را از طریق مراحل شبکه تسهیل می‌کند.

### **4-2-3- ماژول لایه‌ی کاملاً متصل**

شکل (3-7) نشان‌دهنده ماژول لایه‌ی کاملاً متصل است. این ماژول برای محاسبه خروجی با انجام ضرب ماتریس بین بردار ورودی مسطح و یک ماتریس وزن طراحی شده است. پس از آن، بایاس به جمع مقادیر اضافه شده و یک تابع فعال‌سازی برای تولید مجموعه‌ای از مقادیر خروجی اعمال می‌شود. جزئیات پایه‌های ماژول در جدول (3-4) ذکر شده است.

FullyConnected\_Input

Clock

Reset

Enable Module

Enable\_FullyConnected

**ماژول لایه‌ی کاملاً متصل**

FullyConnected1

FullyConnected2

Valid\_FullyConnected

FullyConnected\_Out\_Enable

*شکل 3-7 ماژول لایه‌ی کاملاً متصل*

*جدول 3-4 توضیحات سیگنال‌های ماژول لایه‌ی کاملاً متصل*

|  |  |  |  |
| --- | --- | --- | --- |
| **سیگنال** | **نوع سیگنال** | **طول سیگنال** | **توضیحات** |
| FullyConnected\_Input | ورودی | 4 | داده‌ی ورودی لایه‌ی کاملاً متصل |
| Clock | ورودی | 1 | سیگنال ساعت ورودی |
| Reset | ورودی | 1 | راه‌اندازي مجدد ماژول |
| Enable\_FullyConnected | ورودی | 1 | فعال‌سازی لایه‌ی کاملاً متصل |
| Enable\_Module | ورودی | 1 | فعال‌سازی ماژول |
| Valid\_FullyConnected | خروجی | 1 | نشان‌دهنده‌ی معتبر بودن داده‌ی خروجی |
| FullyConnected\_Out\_Enable | خروجی |  | فعال‌سازی خروجی جریان لایه‌ی چهارم |
| FullyConnected1 | خروجی | 4 | خروجی اول لایه‌ی کاملاً متصل |
| FullyConnected2 | خروجی | 4 | خروجی دوم لایه‌ی کاملاً متصل |

فرآیند دقیق ماژول لایه کاملاً متصل به این صورت است که داده‌های ورودی ابتدا در وزن‌های از پیش تعریف شده ضرب می‌شوند و نتایج ضرب متوسط ​​را ایجاد می‌کنند. سپس این نتایج در دو مرحله جمع می‌شوند تا مشارکت‌ها از همه وزن‌ها جمع شوند. مقادیر جمع شده با اضافه کردن بایاس‌ها تنظیم می‌شوند. سپس، یک تابع فعال‌سازی ReLU به نتایج تعدیل‌شده بایاس اعمال می‌شود و مقادیر منفی را صفر می‌کند. نتایج فعال شده در بافرهای خروجی ذخیره می‌شوند. سیگنال‌های کنترل هر مرحله را مدیریت می‌کنند و از ترتیب‌دهی مناسب و فعال‌سازی عملیات را اطمینان می‌دهد.

## **3-3- مدل معماری پیاده‌سازی شده برای پروتکل UART**

در این پژوهش به منظور پیاده‌سازی ارتباط بین دو دستگاه FPGA از پروتکل UART استفاده شده است. برخی از دلایل انتخاب این پروتکل عبارتند از:

1. پروتکل بسیار ساده و کاربردی است.
2. مقرون‌به‌صرفه است.
3. ارتباط بین دو FPGA تنها به دو کانال TX و RX نیاز دارد.
4. این پروتکل از نوع ارتباط غیرهمگام است، به این معنا که هر FPGA می‌تواند به‌طور مستقل داده ارسال کند.
5. نیاز به سخت‌افزار پیچیده‌ای ندارد.
6. برای ارتباطات نقطه به نقطه میان دستگاه‌های FPGA بسیار مناسب است.
7. پیاده‌سازی این پروتکل نیاز به منابع نرم‌افزاری و سخت‌افزاری کمی دارد.
8. از نظر مصرف انرژی کارآمد است.

ماژول UART در شکل (3-8) نشان داده شده است. در جدول (3-5) سیگنال‌ها و پایه‌های ماژول UART شرح داده شده است. ماژول UART از سه زیر ماژول تشکیل شده است.

o\_RX\_RDY

i\_EN

i\_CLK

i\_U2X

i\_PARITY\_EN

**UART** **ماژول پروتکل**

i\_RX\_SDI

i\_TX\_STR

o\_RX\_DATA

o\_RX\_DV

i\_UCD

i\_RX\_CLR

i\_TX\_DATA

o\_TX\_RDY

o\_TX\_SDO

i\_MSB

*شکل 3-8 ماژول* UART

*جدول 3-5 توضیحات سیگنال‌های ماژول* UART

|  |  |  |  |
| --- | --- | --- | --- |
| **سیگنال** | **نوع سیگنال** | **طول سیگنال** | **توضیحات** |
| i\_CLK | ورودی | 1 | سیگنال ساعت ورودی |
| i\_PARITY\_EN | ورودی | 1 | فعال‌سازی بیت توازن |
| i\_U2X | ورودی | 1 | دو برابر کردن سرعت ارسال |
| i\_TX\_STR | ورودی | 1 | شروع انتقال داده |
| i\_EN | ورودی | 1 | فعال‌سازی ماژول |
| i\_UCD | ورودی | 16 | تعیین سرعت انتقال |
| i\_RX\_CLR | ورودی | 1 | خواندن داده‌های دریافت شده |
| i\_TX\_DATA | ورودی | 8 | داده‌‌های ارسالی |
| i\_RX\_SDI | ورودی | 1 | کانال سریال RX |
| i\_MSB | ورودی | 1 | تعیین کننده‌ی ترتیب داده‌ها: بیت پرارزش یا کم‌ارزش اول |
| o\_RX\_DATA | خروجی | 8 | داده‌‌های دریافتی |
| o\_TX\_SDO | خروجی | 1 | کانال سریال TX |
| o\_TX\_RDY | خروجی | 1 | آمادگی ماژول برای ارسال |
| o\_RX\_RDY | خروجی | 1 | آمادگی برای دریافت داده جدید |
| o\_RX\_DV | خروجی | 1 | نشان‌دهنده صحت یا خطا در داده‌ی دریافت‌شده |

### **1-3-3- ماژول منطق تولید کلاک**

شکل (3-9) نشان‌دهنده ماژول تولید کلاک است. این ماژول برای تأمین کلاک مناسب جهت بخش‌های ارسال و دریافت ماژول UART طراحی شده است. جزئیات پایه‌های ماژول در جدول (3-6) ذکر شده است..

i\_U2X

i\_EN

i\_UCD

i\_CLK

**ماژول منطق تولید کلاک**

o\_TX\_CLK

o\_RX\_CLK

*شکل 3-9 ماژول منطق تولید کلاک*

*جدول 3-6 توضیحات سیگنال‌های ماژول منطق تولید کلاک*

|  |  |  |  |
| --- | --- | --- | --- |
| **سیگنال** | **نوع سیگنال** | **طول سیگنال** | **توضیحات** |
| i\_CLK | ورودی | 1 | سیگنال ساعت ورودی |
| i\_UCD | ورودی | 1 | تعیین سرعت انتقال |
| i\_U2X | ورودی | 1 | دو برابر کردن سرعت ارسال |
| i\_EN | ورودی | 1 | فعال‌سازی ماژول |
| o\_TX\_CLK | خروجی | 1 | ساعت واحد TX |
| o\_RX\_CLK | خروجی | 1 | ساعت واحد RX |

### **2-3-3- ماژول فرستنده**

شکل (3-10) نشان‌دهنده ماژول انتقال است. این ماژول برای ارسال یک بایت داده به صورت سریال طراحی شده است. جزئیات پایه‌های ماژول در جدول (3-7) ذکر شده است. ماشین حالت این ماژول در شکل (3-11) به تصویر کشیده شده است.

i\_EN

i\_TX\_CLK

i\_TX\_DATA

i\_TX\_STR

**ماژول فرستنده**

o\_TX\_SDO

i\_PARITY\_EN

o\_TX\_RDY

i\_MSB

*شکل 3-10 ماژول فرستنده*

*جدول 3-7 توضیحات سیگنال‌های ماژول فرستنده*

|  |  |  |  |
| --- | --- | --- | --- |
| **سیگنال** | **ورودی سیگنال** | **طول سیگنال** | **توضیحات** |
| i\_EN | ورودی | 1 | فعال‌سازی ماژول |
| i\_TX\_CLK | ورودی | 1 | ساعت واحد TX |
| i\_TX\_STR | ورودی | 1 | شروع انتقال داده |
| i\_TX\_DATA | ورودی | 8 | داده‌‌های ارسالی |
| i\_PARITY\_EN | ورودی | 1 | فعال‌سازی بیت توازن |
| i\_MSB | ورودی | 1 | تعیین کننده‌ی ترتیب داده‌ها: بیت پرارزش یا کم‌ارزش اول |
| o\_TX\_RDY | خروجی | 1 | آمادگی ماژول برای ارسال |
| o\_TX\_SDO | خروجی | 1 | کانال سریال TX |

نوشتن بیت شروع

بیت بعدی آماده ارسال

Start Bit

نوشتن اولین بیت داده

نوشتن بیت توازن

Idle

Data Bits

Parity Bit

Stop Bit

نوشتن بیت توقف

عدم وجود داده برای ارسال

نوشتن بیت بعدی

*شکل 3-11 ماشین حالت ماژول فرستنده*

### **3-3-3- ماژول دریافت‌کننده**

شکل (3-12) نشان‌دهنده ماژول دریافت کننده است. این ماژول برای دریافت یک بایت داده به صورت سریال طراحی شده است. جزئیات پایه‌های ماژول در جدول (3-8) ذکر شده است. ماشین حالت این ماژول در شکل (3-13) به تصویرکشیده شده است.

o\_RX\_RDY

i\_EN

i\_RX\_CLK

i\_U2X

i\_PARITY\_EN

**ماژول دریافت‌کننده**

i\_RX\_SDI

o\_RX\_DATA

o\_RX\_DV

i\_RX\_CLR

i\_MSB

*شکل 3-12 ماژول دریافت‌کننده*

*جدول 3-8 توضیحات سیگنال‌های ماژول دریافت‌کننده*

|  |  |  |  |
| --- | --- | --- | --- |
| **سیگنال** | **ورودی سیگنال** | **طول سیگنال** | **توضیحات** |
| i\_EN | ورودی | 1 | فعال‌سازی ماژول |
| i\_RX\_CLK | ورودی | 1 | ساعت واحد RX |
| i\_U2X | ورودی | 1 | دو برابر کردن سرعت ارسال |
| i\_PARITY\_EN | ورودی | 1 | فعال‌سازی بیت توازن |
| i\_RX\_CLR | ورودی | 1 | خواندن داده‌های دریافت شده |
| i\_RX\_SDI | ورودی | 1 | کانال سریال RX |
| i\_MSB | ورودی | 1 | تعیین کننده‌ی ترتیب داده‌ها: بیت پرارزش یا کم‌ارزش اول |
| o\_RX\_RDY | خروجی | 1 | آمادگی برای دریافت داده جدید |
| o\_RX\_DV | خروجی | 1 | نشان‌دهنده صحت یا خطا در داده‌ی دریافت‌شده |
| o\_RX\_DATA | خروجی | 8 | داده‌‌های دریافتی |

خواندن بیت شروع

بیت بعدی آماده دریافت

Start Bit

خواندن اولین بیت داده

خواندن بیت توازن

Idle

Data Bit

Parity Bit

Stop Bit

خواندن بیت توقف

عدم وجود داده برای دریافت

خواندن بیت بعدی

*شکل 3-13 ماشین حالت ماژول دریافت‌کننده*

## **4-3- پیاده‌سازی ارتباط میان دو ماژول ESP32**

در این قسمت به نحوه‌ی پیاده‌سازی ارتباط میان دو ESP32 می‌پردازیم. از این ارتباط در پیاده‌سازی حالت بی‌سیم سیستم استفاده می‌شود. در شکل (3-14) نمای کلی از فرآیند این ارتباط مشاهده می‌شود.

**داده**

**ESP32 فرستنده**

**ESP32 گیرنده**

**خروجی**

*شکل 3-14 نمودار بلوکی تعامل میان دو* ESP32

ارتباط بین دو دستگاه ESP32 شامل ترکیبی از پروتکل‌های UART و وای‌فای است. اولین دستگاه از طریق رابط UART خود داده‌ها را از یک منبع خارجی مانند FPGA دریافت می‌کند. هنگامی که داده‌ها روی پین دریافت UART خود می‌رسند، ESP32 فرستنده این بایت‌ها را می‌گیرد و آنها را برای انتقال بی‌سیم آماده می‌کند. این دستگاه با استفاده از قابلیت‌های وای‌فای خود، یک بسته[[52]](#footnote-52) [[53]](#footnote-53)UDP ایجاد می‌کند تا داده‌های دریافتی را کپسوله کند. سپس این بسته از طریق شبکه وای‌فای به آدرس ای‌پی[[54]](#footnote-54) و پورت خاصی که دستگاه دوم منتظر دریافت آن است ارسال می‌شود.

برای اینکه دستگاه‌ها به طور موثر ارتباط برقرار کنند، ابتدا باید یکدیگر را بشناسند و ارتباط برقرار کنند. دستگاه اول به شبکه وای‌فای ارائه شده توسط دستگاه دوم متصل می‌شود که به عنوان نقطه دسترسی وای‌فای[[55]](#footnote-55) عمل می‌کند. در طی این فرآیند، دستگاه اول [[56]](#footnote-56)SSID شبکه خاصی را که توسط دومی پخش شده است، با استفاده از اعتبار[[57]](#footnote-57) از پیش به اشتراک گذاشته شده برای احراز هویت و ایجاد یک پیوند امن جستجو می‌کند. پس از اتصال، این دو دستگاه اکنون می‌توانند به طور قابل اعتمادی تعامل داشته باشند. دستگاه اول داده‌ها را به آدرس ای‌پی و پورت مرتبط با دومی ارسال می‌کند که تشخیص و اتصال بین آنها را تأیید می‌کند. در شکل (3-15) ساختار این ارتباط مشاهده می‌شود.

const char\* ssid = "ESP32\_AP";

const char\* password = "12345678";

const char\* udpAddress = "192.168.4.1";

const int udpPort = 1234;

*شکل 3-15 ساختار برقراری ارتباط میان دو ماژول* ESP32

در انتهای گیرنده، ESP32 دوم به عنوان یک نقطه دسترسی وای‌فای برای مدیریت اتصالات ورودی تنظیم شده است. به طور مداوم درگاه UDP تعیین شده خود را برای هر بسته داده ورودی از واحد اول نظارت می‌کند. پس از دریافت بسته، دستگاه داده‌های محصور شده را استخراج می‌کند و آن را به رابط UART خود یا پردازش بیشتر، در صورت نیاز، هدایت می‌کند. این ترتیب انتقال بدون درز و بی‌سیم داده‌هایی را که ابتدا از طریق UART دریافت می‌شد، تسهیل می‌کند، و این دو واحد را قادر می‌سازد تا به طور موثر در سراسر یک شبکه ارتباط برقرار کنند، حتی زمانی که از نظر فیزیکی از هم جدا هستند.

## **5-3- پیاده‌سازی سیستم**

در بخش 3-1، معماری کلی سیستم شرح داده شد. در این قسمت، پیاده‌سازی سیستم در دو حالت باسیم و بی‌سیم به صورت دقیق مورد بررسی قرار می‌گیرد. ابتدا پیاده‌سازی سیستم در حالت باسیم توضیح داده خواهد شد، سپس تفاوت‌ها و افزونه‌های لازم برای پیاده‌سازی در حالت بی‌سیم مورد بحث قرار خواهند گرفت. این تحلیل جامع، زمینه‌ای مناسب برای درک کامل از نحوه‌ی عملکرد سیستم در شرایط مختلف فراهم می‌آورد.

### **1-5-3 پیاده‌سازی سیستم برای حالت با‌سیم**

در این بخش، نحوه پیاده‌سازی سیستم برای حالت باسیم به طور کامل شرح داده می‌شود. برای برقراری توازن میان دو دستگاه FPGA، محاسبات شبکه عصبی پیچشی میان آن دو تقسیم شده است؛ به‌طوری که FPGA اول لایه‌ی پیچشی، لایه‌ی ادغام، و عملیات تسطیح و در مقابل FPGA دوم لایه‌ی کاملاً متصل را محاسبه می‌کند. فرآیند کلی سیستم در شکل (3-16) نشان داده شده است.

**Convolution**

**Pooling**

**Flatten**

**CNN**

**UART**

**FPGA اول**

**TX**

**RX**

**UART**

**Fully Connected**

**FPGA دوم**

**خروجی**

*شکل 3-16*  *معماری دقیق سیستم برای حالت با‌سیم*

پردازش در این سیستم با ماژول لایه پیچشی آغاز می‌شود. پس از اتمام پردازش در این لایه، لایه ادغام شروع به کار کرده و ابعاد تصویر را کاهش می‌دهد. خروجی‌های به‌دست‌آمده به‌صورت متوالی به ماژول عملیات تسطیح ارسال می‌شوند. با پایان یافتن محاسبات در این ماژول، محاسبات شبکه عصبی در FPGA اول به پایان می‌رسد. برای انتقال نتایج به FPGA دوم، از ماژول UART استفاده می‌شود. این ماژول، نتایج به‌دست‌آمده را بیت به بیت از طریق خط TX ارسال می‌کند. این انتقال با یک بیت شروع آغاز شده، سپس بیت‌های داده ارسال می‌شوند و در نهایت با یک بیت توقف به پایان می‌رسد. دستگاه دریافت‌کننده خط RX را برای شناسایی این بیت‌ها نظارت کرده و هنگام دریافت، داده‌های اصلی را بازسازی می‌کند. بیت‌های شروع و توقف بسیار مهم هستند، زیرا آغاز و پایان هر بسته داده را علامت‌گذاری کرده و از تفسیر صحیح جریان داده توسط دستگاه گیرنده اطمینان حاصل می‌کنند. سپس این داده‌ها به‌عنوان ورودی به ماژول کاملاً متصل ارسال شده و این ماژول محاسبات لازم را انجام داده و خروجی نهایی را تولید می‌کند. در ادامه، پایه‌های سیستم برای FPGA اول و FPGA دوم به ترتیب در جدول (3-9) و (3-10) توضیح داده شده است.

*جدول 3-9 توضیحات سیگنال‌های* FPGA *اول*

|  |  |  |  |
| --- | --- | --- | --- |
| **سیگنال** | **ورودی سیگنال** | **طول سیگنال** | **توضیحات** |
| Clock | ورودی | 1 | سیگنال ساعت ورودی |
| Start | ورودی | 1 | شروع پردازش داده‌های شبکه عصبی |
| Reset | ورودی | 1 | راه‌اندازي مجدد ماژول |
| Output11 | ورودی | 1 | خروجی اول FPGA فرستنده |
| Output12 | خروجی | 1 | خروجی دوم FPGA فرستنده |
| Output13 | خروجی | 1 | خروجی سوم FPGA فرستنده |
| Outpu14 | خروجی | 8 | خروجی چهارم FPGA فرستنده |
| Valid\_Data\_1 | خروجی | 1 | بررسی آماده بودن داده‌ها برای ارسال |
| EnableData | خروجی | 1 | فعال‌سازی جریان داده‌ها |
| TX | خروجی | 1 | کانال سریال TX |
| RX | ورودی | 1 | کانال سریال RX |

*جدول 3-10 توضیحات سیگنال‌های* FPGA *دوم*

|  |  |  |  |
| --- | --- | --- | --- |
| **سیگنال** | **ورودی سیگنال** | **طول سیگنال** | **توضیحات** |
| Clock | ورودی | 1 | سیگنال ساعت ورودی |
| RX | خروجی | 1 | کانال سریال RX |
| TX | ورودی | 1 | کانال سریال TX |
| Reset | خروجی | 1 | راه‌اندازي مجدد عملیات ماژول |
| Output21 | خروجی | 1 | خروجی اول FPGA گیرنده |
| Output22 | خروجی | 1 | خروجی دوم FPGA گیرنده |
| Valid\_Data\_2 | خروجی | 1 | آمادگی برای مرحله بعدی پردازش |

### **2-5-3 پیاده‌سازی سیستم برای حالت بی‌سیم**

پیاده‌سازی سیستم در حالت بی‌سیم مشابه حالت باسیم است که در بخش1-5-3 شرح داده شد. تفاوت اصلی در نحوه انتقال داده‌های میانی بین دو FPGA است که در اینجا از ارتباط بی‌سیم استفاده شده است. فرآیند کلی سیستم در شکل (3-17) نشان داده شده است. لازم به ذکر است که پایه‌های پورت‌ها و سیگنال‌ها برای این پیاده‌سازی همان جدول‌های ارائه‌شده در بخش 3-5-1 هستند (جدول‌های 3-9 و 3-10).

**TX**

**RX0**

**Fully Connected**

**FPGA دوم**

**RX0**

**TX0**

**TX0**

**RX**

**خروجی**

**ESP دوم**

**ESP اول**

**FPGA اول**

**UART**

**Convolution**

**Pooling**

**Flatten**

**CNN**

**بی‌سیم**

**UART**

شکل 3-17 معماری دقیق سیستم برای حالت با‌سیم

فرآیند این سیستم با انجام عملیات ریاضی همانند روش سیمی در دستگاه اول آغاز می‌شود. پس از پایان محاسبات در FPGA اول، به جای ارسال مستقیم نتایج میانی به صورت سیمی به FPGA دوم، این نتایج ابتدا از طریق خط TX ماژول UART به ورودی RX0 اولین ماژول ESP32 منتقل می‌شوند. این ماژول پس از دریافت داده‌ها، آن‌ها را از طریق شبکه بی‌سیم به ماژول ESP32 دوم ارسال می‌کند. ماژول دوم نیز داده‌های دریافتی را از طریق خروجی TX0 خود به ورودی RX ماژول UART متصل به FPGA دوم منتقل می‌کند. این انتقال بی‌سیم امکان برقراری ارتباط بین FPGA‌ها را بدون نیاز به سیم‌کشی مستقیم فراهم می‌آورد. پس از دریافت داده‌ها توسط FPGA دوم، فرآیند پردازش مشابه حالت باسیم ادامه می‌یابد و محاسبات لایه کاملاً متصل انجام می‌شود تا خروجی نهایی تولید گردد.

## **6-3- خلاصه**

در این بخش، نحوه‌ی پیاده‌سازی پروژه مورد بحث قرار گرفت. ابتدا ساختار کلی سیستم بررسی شد، سپس ساختار ماژول‌های شبکه عصبی پیچشی و UART توضیح داده شد. در ادامه، نحوه‌ی تعامل میان دو ESP32 تشریح گردید. در پایان، معماری و پیاده‌سازی سیستم در دو حالت باسیم و بی‌سیم تشریح شد.

# **فصل چهارم : نتایج پیاده‌سازی**

در این قسمت تصاویر پیاده‎سازی پروژه، نتایج حاصل شده و مقایسه دو حالت پروژه بررسی می‌گردد.


## **1-4- تصاویر پیاده‌سازی و نتایج سخت‌افزاری پژوهش**

در این بخش، به بررسی نمونه محاسبات مورد استفاده در پیاده‌سازی سخت‌افزاری پروژه می‌پردازیم. همان‌طور که در فصل سوم توضیح داده شد، ابتدا FPGA فرستنده محاسبات مربوط به لایه‌ی پیچشی، لایه‌ی ادغام، و عملیات تسطیح را انجام می‌دهد و سپس نتایج میانی را به FPGA دریافت‌کننده ارسال می‌کند. FPGA دریافت‌کننده وظیفه‌ی انجام عملیات لایه‌ی کاملاً متصل را بر عهده دارد و خروجی نهایی را تولید می‌کند. در شکل (4-1) محاسابات و مقادیر استفاده شده مشاهده می‌شود.



شکل 4-1 نمونه محاسبات استفاده شده در پیاده‌سازی سخت‌افزاری پروژه

با توجه به شکل (4-1)، انتظار می‌رود که FPGA اول چهار عدد خروجی و FPGA دوم دو عدد خروجی تولید کنند. در ادامه، نتایج پیاده‌سازی بر روی بردهای FPGA برای حالت‌های با‌سیم و بی‌سیم به ترتیب در شکل‌های (4-2) و (4-3) قابل مشاهده است.



**FPGA فرستنده**

**FPGA گیرنده**

**2**

**1**

**3**

**1**

**5**

**4**

*شکل 4-2 پیاده‌سازی سخت‌افزاری حالت با‌سیم پروژه*

**Esp32 فرستنده**

**Esp32 گیرنده**

**FPGA گیرنده**

**FPGA فرستنده**

**2**


**1**

**3**

**1**

**5**

**6**



شکل 4-3 پیاده‌سازی سخت‌افزاری حالت بی‌سیم پروژه

با توجه به خروجی‌های شکل‌های (4-2) و (4-3) و تطابق آن‌ها با خروجی‌های شکل (4-1)، می‌توان به صحت عملکرد پروژه نتیجه‌گیری کرد.

## **2-4- مقایسه دو حالت پروژه**

در این بخش، به مقایسه‌ی دو حالت پیاده‌سازی شده با استفاده از ویژگی‌ها و پارامترهای مختلف می‌پردازیم. مقایسه‌ی بین این دو حالت سیستم در جدول (4-1) ارائه شده است.

سرعت سیستم و مدت زمان انتقال با استفاده از فرمول‎های زیر محاسبه شده است:

(1-4) ) سرعت سیستم و مدت زمان انتقال به ترتیب از رابطه‌های نرخ بادی و زمان انتقال به دست می‌آید. در این رابطه‌ها، CF به معنی فرکانس ساعت سیستم و UBRRn نشان‌دهنده مقدار ثبت‌شده در رجیستر برای تنظیم نرخ بادی است.

*جدول 4-1 مقایسه ویژگی‌های دو حالت پیاده‌سازی شده*

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **ویژگی** | | **ارتباط با‌سیم** | | **ارتباط بی‌سیم** |
| **تعداد سیم استفاده شده** | | دو عدد سیم | | شش عدد سیم |
| **هزینه** | | پایین‌تر، زیرا فقط کابل‌ها و اتصالات مورد نیاز است. | | بالاتر، با توجه به هزینه ماژول‌های ESP32 و بردبورد[[58]](#footnote-58) |
| **مقیاس‌پذیری** | | محدود به تعداد پورت‌های UART و اتصالات فیزیکی موجود | | مقیاس پذیرتر، اضافه کردن دستگاه‌های بیشتر بدون نیاز به سیم‌کشی اضافی آسان‌تر است. |
| **سرعت** | | bps 76،923 | | bps 38،461.5 |
| **مدت زمان انتقال** | | µs 208 | | µs 416 |
| **مصرف برق** | | پایین‌تر | | بالاتر، به دلیل برق اضافی مورد نیاز برای ارتباطات بی‌سیم |
| **ایمنی در برابر نویز** | | مصونیت بالا در برابر تداخل | | ایمنی کمتر در برابر تداخل |
| **محدوده[[59]](#footnote-59)** | | محدود به طول سیم | | دامنه‌ی گسترده‌تر |
| **قابلیت اطمینان** | | قابلیت اطمینان بسیار بالا، تضمین نتایج دقیق بدون از دست دادن اطلاعات | | احتمال از دست دادن داده به علت وجود نویز |
| **سهولت اجرا** | | اتصالات ساده و پایدار و مستقیم | | تنظیمات پیچیده‌تری مورد نیاز است، به‌ویژه در مدیریت اتصالات بی‌سیم و همگام‌سازی پردازش شبکه عصبی پیچشی در سراسر FPGA |
| **راه‌اندازی و نگهداری** | | راه‌اندازی و نگهداری آسان‌تر، مشکلات کمتری در حین اجرا | | چالش‌برانگیزتر، نیاز به عیب‌یابی اتصال بی‌سیم و همگام‌سازی بین فرآیندهای شبکه عصبی پیچشی در هر دو FPGA |
| **امنیت** | | ایمن‌تر با حداقل خطر، زیرا نیاز به دسترسی فیزیکی به سیم دارد. | | خطرات امنیتی بالقوه ناشی از ارتباطات بی‌سیم مشاهده شد، اگرچه رمزگذاری برخی از این نگرانی‌ها را کاهش داد. |
| **محدودیت‌های فیزیکی** | | فضای فیزیکی لازم برای کابل‌کشی میان FPGA‌ها | بدون نیاز به اتصال فیزیکی بین FPGAها، اما همچنان به سیم‌‌کشی بین ESP32 و FPGA نیاز است. | |

با توجه به توضیحات جدول فوق، می‌توان نتیجه گرفت که حالت با‌سیم از عملکرد بهتری برخوردار است.

## **3-4- خلاصه**

در این فصل، ابتدا نمونه‌هایی از محاسبات به‌کاررفته در پیاده‌سازی پروژه ارائه شد. سپس، صحت عملکرد سخت‌افزاری پروژه در دو حالت با‌سیم و بی‌سیم مورد بررسی قرار گرفته است. در نهایت، ویژگی‌های هر دو حالت سیستم با یکدیگر مقایسه شده و نتیجه‌گیری می‌شود که حالت با‌سیم از عملکرد بهتری برخوردار بوده است.

# **فصل پنجم: نتیجه‌گیری و پیشنهادها**

در آخرین فصل از این پروژه، به جمع‌بندی فصول گذشته و نتیجه‌گیری می‌پردازیم. سپس در انتها پیشنهادات برای کارهای آتی مطرح می‌گردد.

## **1-5- جمع‌بندی و نتیجه‌گیری**

در این پروژه بر پیاده‌سازی و مقایسه ارتباط با‌سیم و بی‌سیم بین دو FPGA با استفاده از چارچوب شبکه عصبی پیچشی تمرکز شد. هدف اصلی ارزیابی عملکرد، قابلیت اطمینان و عملی بودن هر دو روش ارتباطی در یک محیط FPGA در دنیای واقعی، با هدف تعیین مناسب‌ترین رویکرد برای کاربردهای با کارایی بالا بود.

در ابتدا با ایجاد یک پایه نظری قوی، کاوش در مفاهیم اساسی مانند معماری شبکه عصبی پیچشی، توابع لایه، و محاسبات پیچیده درگیر در عملیات شبکه عصبی صحبت کردیم. سپس، پروتکل UART را برای پیاده‌سازی ارتباطات پروژه بررسی کردیم. درک این مفاهیم اساسی برای مراحل بعدی پیاده‌سازی بسیار مهم بود و زمینه لازم را برای مقایسه روش‌های ارتباطی فراهم کرد.

سپس به طراحی دقیق و توسعه ماژول های سیستم، از جمله توضیح عمیق هر جزء و معماری کلی سیستم پرداختیم. این فرآیند شامل طراحی ماژول‌های شبکه عصبی پیچشی بر روی FPGA، تشریح ماژول‌ ارتباطی UART و مدیریت سیگنال‌های کلیدی بود که ارتباط بین دو FPGA را تسهیل می‌کرد. این تفکیک دقیق برای حصول اطمینان از اینکه سیستم به طور موثر عمل می‌کند و درک روشنی از نحوه تعامل هر جزء برای دستیابی به ارتباط یکپارچه ارائه می دهد، حیاتی بود.

در مرحله آخر، روش‌های ارتباط سیمی و بی‌سیم را با استفاده از یک مثال عملی برای نمایش عملکرد شبکه عصبی پیچشی در FPGA نشان دادیم. تجزیه و تحلیل مقایسه‌ای نشان داد که روش ارتباط سیمی از روش بی‌سیم بهتر عمل می‌کند. اگرچه رویکرد بی‌سیم انعطاف‌پذیری را ارائه می‌دهد، اما با چالش‌هایی با نرخ انتقال داده و پایداری سیگنال، به‌ویژه در محیط‌هایی با تداخل بالقوه مواجه می‌شود. این پروژه بر اهمیت انتخاب روش ارتباطی مناسب بر اساس نیازها و محدودیت‌های خاص برنامه تأکید می‌کند و بر مبادلات بین عملکرد و انعطاف‌پذیری که مهندسان باید در طراحی سیستم‌های مبتنی بر FPGA در نظر بگیرند، تأکید می‌کند.

## **2-5- پیشنهادات**

در این بخش به ایده‌هایی می‌پردازیم که می‌توانند موضوع این پروژه را در آینده گسترش دهند و به نتایج بهتری منجر شوند. هدف از این پیشنهادات، بهبود عملکرد پروژه و ارتقای کاربردهای عملی آن است. یکی از اقدامات مهمی که برای بهبود این پروژه می‌توان انجام داد، استفاده از مدل‌های شبکه عصبی پیچشی پیشرفته‌تری مانند

LeNet5 است. این مدل، به دلیل ساختار پیچیده‌تر و تعداد لایه‌های بیشتر، گزینه‌ای مناسبی برای گسترش این پژوهش خواهد بود. بهره‌گیری از LeNet5 می‌تواند موجب توزیع متوازن‌تر حجم محاسبات میان دو FPGA شود و بار کاری هر دو دستگاه را به طور مؤثرتری افزایش دهد. علاوه بر این، به کارگیری این مدل می‌تواند دقت و کارایی سیستم را به شکل قابل‌توجهی بهبود بخشد.

همچنین، بررسی استفاده از پروتکل‌های ارتباطی دیگری مانند [[60]](#footnote-60)SPI و [[61]](#footnote-61)I2C برای پیاده‌سازی این پژوهش می‌تواند به‌طور جدی مورد توجه قرار گیرد. این پروتکل‌ها با توجه به ویژگی‌های خاص خود، می‌توانند گزینه‌های مناسبی برای انتقال داده‌ها در میان اجزای مختلف سیستم باشند. ارزیابی دقیق‌تر این پروتکل‌ها می‌تواند به انتخاب بهینه‌تر روش‌های ارتباطی برای پروژه‌های آینده کمک کند و در نهایت منجر به بهبود کارایی سیستم شود.

در نهایت، یکی دیگر از راهکارهای پیشنهادی برای گسترش این پژوهش، افزایش تعداد بردهای FPGA مورد استفاده است. این افزایش به گونه‌ای طراحی شود که محاسبات هر لایه از شبکه عصبی پیچشی به یک برد اختصاص یابد. با این روش، توزیع محاسبات میان بردهای مختلف بهینه‌تر می‌شود و علاوه بر افزایش سرعت پردازش، امکان استفاده از شبکه‌های عصبی پیچیده‌تر و با لایه‌های بیشتر نیز فراهم می‌شود. این اقدام می‌تواند ظرفیت پروژه را برای انجام محاسبات پیچیده‌تر و حجیم‌تر به میزان چشمگیری افزایش دهد.

# **منابع و مراجع**

[1] Haykin, S. (2009). *Neural Networks and Learning Machines* (3rd ed.). Pearson Education India.

[2] Agatonovic-Kustrin, S., & Beresford, R. (2000). Basic Concepts of Artificial Neural Network (ANN) Modeling and Its Application in Pharmaceutical Research. *Journal of Pharmaceutical and Biomedical Analysis, 22*(5), 717-727.

[3] Bengio, Y., Goodfellow, I., & Courville, A. (2017). *Deep learning* (Vol. 1). MIT Press.

[4] Phung, V. H., & Rhee, E. J. (2019). A High-Accuracy Model Average Ensemble of Convolutional Neural Networks for Classification of Cloud Image Patches on Small Datasets. *Applied Sciences, 9*(21), 4500.

[5] Aghdam, H. H., & Heravi, E. J. (2017). Guide to Convolutional Neural Networks. *Springer.*

[6] Shyam, R. (2021). Convolutional Neural Network and Its Architectures. *Journal of Computer Technology & Applications, 12*(2), 6-14.

[7] Véstias, M. P. (2021). Convolutional Neural Network. In M. Khosrow-Pour (Ed.), *Encyclopedia of Information Science and Technology* (5th ed., pp. 12-26). IGI Global.

[8] Zhao, X., Wang, L., Zhang, Y., Han, X., Deveci, M., & Parmar, M. (2024). A Review of Convolutional Neural Networks in Computer Vision. *Artificial Intelligence Review, 57*(4), 99.

[9] Jayawardana, R., & Bandaranayake, T. S. (2021). Analysis of Optimizing Neural Networks and Artificial Intelligent Models for Guidance, Control, and Navigation Systems. *International Research Journal of Modernization in Engineering, Technology and Science, 3*(3), 743-759.

[10] Yani, M., Budhi Irawan, S., & Setiningsih, S. C. (2019). Application of Transfer Learning Using Convolutional Neural Network Method for Early Detection of Terry’s Nail. In *Journal of Physics: Conference Series* (Vol. 1235, No. 1, p. 012001). IOP Publishing.

[11] Guissous, A. E. (2019). Skin Lesion Classification Using Deep Neural Network. *arXiv preprint arXiv:1911.07817*.

[12] Mishra, V., & Kane, L. (2023). A Survey of Designing Convolutional Neural Network Using Evolutionary Algorithms. *Artificial Intelligence Review, 56*(6), 5095-5132.

[13] Lambert, T. R. (2017). An Introduction to Microcontrollers and Embedded Systems. *Auburn University. July*, *344*.

[14] Gupta, A., & Gupta, A. (2019). UART Communication. In *The IoT hacker's handbook: A practical guide to hacking the Internet of Things* (pp. 59-80).

[15] Ramdeane, A., & Lynch, L. (2020). Low-Cost Seismic Data Acquisition System Based on Open-Source Hardware and Software Tools. *The University of the West indies*.

1. Convolutional Neural Network (CNN) [↑](#footnote-ref-1)
2. Deep Learning [↑](#footnote-ref-2)
3. Image Recognition [↑](#footnote-ref-3)
4. Natural Language Processing [↑](#footnote-ref-4)
5. Field Programmable Gate Array [↑](#footnote-ref-5)
6. Universal Asynchronous Receiver-Transmitter [↑](#footnote-ref-6)
7. Image Processing [↑](#footnote-ref-7)
8. Machine Learning [↑](#footnote-ref-8)
9. Artificial Neural Network [↑](#footnote-ref-9)
10. Embedded Systems [↑](#footnote-ref-10)
11. Neurons [↑](#footnote-ref-11)
12. Input Layer [↑](#footnote-ref-12)
13. Hidden Layer [↑](#footnote-ref-13)
14. Output Layer [↑](#footnote-ref-14)
15. Bias [↑](#footnote-ref-15)
16. Non-Linear Activation Function [↑](#footnote-ref-16)
17. Learning [↑](#footnote-ref-17)
18. Backpropagation [↑](#footnote-ref-18)
19. Convolutional Layers [↑](#footnote-ref-19)
20. Pooling Layers [↑](#footnote-ref-20)
21. Fully-Connected Layers [↑](#footnote-ref-21)
22. Overfitting [↑](#footnote-ref-22)
23. Filter [↑](#footnote-ref-23)
24. Feature Map [↑](#footnote-ref-24)
25. Stride [↑](#footnote-ref-25)
26. Same Padding [↑](#footnote-ref-26)
27. Valid Padding [↑](#footnote-ref-27)
28. Rectified Linear Unit (ReLU) [↑](#footnote-ref-28)
29. Gradients [↑](#footnote-ref-29)
30. Sigmoid [↑](#footnote-ref-30)
31. Tanh [↑](#footnote-ref-31)
32. Average Pooling [↑](#footnote-ref-32)
33. Max Pooling [↑](#footnote-ref-33)
34. Regression [↑](#footnote-ref-34)
35. Start Bit [↑](#footnote-ref-35)
36. Parity Bit [↑](#footnote-ref-36)
37. Stop Bit [↑](#footnote-ref-37)
38. Bluetooth [↑](#footnote-ref-38)
39. Transmitter [↑](#footnote-ref-39)
40. Receiver [↑](#footnote-ref-40)
41. Baud Rate [↑](#footnote-ref-41)
42. Hardware Description Language [↑](#footnote-ref-42)
43. Buzzer [↑](#footnote-ref-43)
44. Digital Clock Manager [↑](#footnote-ref-44)
45. System Gates [↑](#footnote-ref-45)
46. Light Emitting Diode [↑](#footnote-ref-46)
47. Bluetooth [↑](#footnote-ref-47)
48. Internet of Things (IoT) [↑](#footnote-ref-48)
49. Bluetooth Low Energy (BLE) [↑](#footnote-ref-49)
50. Hardcode [↑](#footnote-ref-50)
51. First In First Out [↑](#footnote-ref-51)
52. Packet [↑](#footnote-ref-52)
53. User Datagram Protocol [↑](#footnote-ref-53)
54. IP Address [↑](#footnote-ref-54)
55. Wi-Fi Access Point [↑](#footnote-ref-55)
56. Service Set Identifier [↑](#footnote-ref-56)
57. Credentials [↑](#footnote-ref-57)
58. Breadboard [↑](#footnote-ref-58)
59. Range [↑](#footnote-ref-59)
60. Serial Peripheral Interface [↑](#footnote-ref-60)
61. Inter-Integrated Circuit [↑](#footnote-ref-61)